[发明专利]利于填充的通孔制作方法

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种利于填充的通孔制作方法。

背景技术

随着CMOS器件发展到40nm及其以下节点，通孔(CT)的关键尺寸(CD)随着通孔间距尺寸的缩小也需要做相应的缩小。随之而来的是通孔刻蚀及填充的关键指标深宽比(AR ratio)的进一步增大，进而对我们传统的刻蚀及填充工艺带来巨大的挑战。

现有通孔刻蚀的具体实施步骤为：在CMOS器件01形成后利用通孔蚀刻停止层02(CESL，CT Etch Stop Layer)，HARP(High aspect ratio process,高深宽比工艺)、TEOS(tetraethoxysilanc，四乙基原硅酸盐)等CVD(化学成膜)的方式形成内层介电层03(ILD，Inter Layer Dielectric)结构，如图1所示；表面平坦化后通过光刻工艺涂一层光刻胶04，并用制作通孔的光罩对其进行曝光显影，如图2所示；随后利用传统的刻蚀工艺方法形成所需要的通孔05，如图3所示，通孔05中用金属钨(W)06进行填充用以前段(FEOL,Front End Of Line)器件及后段(BEOL,Back End Of Line)金属导线的联接，如图4所示。

传统的通孔刻蚀的原理是利用C/F比率相对较高的气体(如C₄F₈、C₅F₈)作为主要的蚀刻剂，在等离子源的功率的作用下形成具有OX/SiN(也就是CxFy或CxHFy，其中x和y代表不同的数字，主要用来控制C/F比)高选择比的CF自由基，分子量较大的惰性气体Ar被衬底偏压赋予较高动能将被刻蚀物质表面分子的分子键打断，CF自由基与之发生反应，气化物质被气泵抽走，而副产物残留被刻蚀物质表面或侧壁用作轮廓调整。O₂就是副产物清洁气体(polymer clean gas)，用作副产物计量的调整从而得到我们所需要的通孔轮廓。而通常为了通孔开口(CT open)的考量，我们又不得不使用较高的衬底偏压和较大的O₂流量来提供高轰炸能和较少的副产物来克服越来越高的深宽比(AR ratio)所带来的影响，而这样就造成目前业界的通孔轮廓大都是垂直的或者接近垂直的形貌。随着器件的通孔05间距尺寸进一步缩小所带来的AR ratio的进一步增大，导致后续金属钨06对通孔05的填充越来越困难，甚至形成中空的孔隙(W seam)07，如图5所示，这种中空的孔隙07对器件与后续导线的联接造成了极大的影响。

发明内容

本发明提出了一种利于填充的通孔制作方法，用于解决上述金属钨对通孔的填充容易产生中空的孔隙的问题。

为达到上述目的，本发明提供一种利于填充的通孔制作方法，包括以下步骤：

步骤一：提供一个半导体器件，在其表面依次沉积蚀刻停止层、内层介电层、抗反射层，并将所述抗反射层、内层介电层以及部分蚀刻停止层刻蚀出第一通孔；

步骤二：对步骤一形成的结构进行刻蚀，将所述第一通孔的底部刻蚀至二氧化硅层，形成第二通孔；

步骤三：对步骤二形成的结构沉积抗反射材料，使得所述第二通孔内填充抗反射材料；

步骤四：在步骤三形成结构上沉积第一光阻，并将第一光阻上原第二通孔对应之处显影出第三通孔，第三通孔的口径大于所述第二通孔的口径；

步骤五：对所述步骤四形成的结构进行刻蚀，将第三通孔底部刻蚀至所述半导体器件的二氧化硅层形成第四通孔，去除所述第四通孔内剩余的所述抗反射材料，形成第五通孔；

步骤六：继续刻蚀第五通孔。

作为优选，步骤一中在所述抗反射层上形成第二光阻，通过曝光、显影、刻蚀形成第一通孔。

作为优选，步骤一中所述刻蚀为等离子刻蚀，刻蚀气体包括CF₄和CH₂F₂。

作为优选，步骤二中对所述第一通孔进行等离子刻蚀形成第二通孔，刻蚀气体包括CF₄、C₄F₆、Ar和O₂。

作为优选，步骤二中刻蚀掉所述二氧化硅层厚度的四分之三形成第二通孔。

作为优选，所述第四通孔的直径从上至下逐渐减小。

作为优选，步骤五中去除所述第四通孔内剩余的所述抗反射材料通过向所述第四通孔内通入包含O₂的等离子气体。