[发明专利]鳍片式二极管及其制造方法

说明书

本申请公开了一种鳍片式二极管及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，包括：衬底；在衬底上的第一和第二组鳍片、以及位于第一和第二组鳍片的之间的隔离区，隔离区的上表面低于第一和第二组鳍片的上表面；阱区，部分地在衬底中且与第一和第二组鳍片交叠，或者，全部地在衬底中且与第一和第二组鳍片邻接；在第一和第二组鳍片位于隔离区以上的部分的表面上形成电介质层；形成伪栅结构，伪栅结构覆盖第二组鳍片的端部上的电介质层以及隔离区的上表面或部分上表面；对第一组鳍片的至少一部分进行第一掺杂，以形成第一掺杂区；以伪栅结构为掩模对第二组鳍片及其下的阱区的一部分进行第二掺杂，以形成第二掺杂区。

技术领域

本申请涉及半导体技术领域，尤其涉及一种鳍片式二极管及其制造方法。

背景技术

随着金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor FieldEffect Transistor，MOSFET)关键尺寸的缩小，短沟道效应(Short Channel Effect，SCE)成为一个至关重要的问题。鳍片式场效应晶体管(Fin Field Effect Transistor，FinFET)具有良好的栅控能力，能够有效地抑制短沟道效应。因此，在小尺寸的半导体元件设计中通常采用FinFET器件。

静电放电(Electro-Static Discharge，ESD)现象对半导体器件来说是一个严重的问题，尤其是对于FinFET器件，由于器件的关键尺寸更小，器件更容易由于静电放电现象而失效。因此，ESD器件对于FinFET器件来说很关键。

一种二极管类型的ESD器件是浅沟槽隔离(Shallow Trench Isolation，STI)鳍片式二极管，这种鳍片式二极管的PN结形成在鳍片中，放电电流会通过窄的鳍片流出。然而，在放电电流比较大的情况下，大电流通过窄的鳍片会在鳍片中形成局部热点，对鳍片造成损害，降低了二极管的鲁棒性。

发明内容

本申请的一个目的在于提出一种鳍片式二极管及其制造方法。

根据本申请的一方面，提供了一种鳍片式二极管的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的第一组鳍片、第二组鳍片、以及位于所述第一组鳍片和所述第二组鳍片的之间的隔离区，所述隔离区的上表面低于所述第一组鳍片和所述第二组鳍片的上表面；以及阱区，部分地在所述衬底中且与所述第一组鳍片和所述第二组鳍片交叠，或者，全部地在所述衬底中且与所述第一组鳍片和所述第二组鳍片邻接；在所述第一组鳍片和所述第二组鳍片位于所述隔离区以上的部分的表面上形成电介质层；形成伪栅结构，所述伪栅结构覆盖所述第二组鳍片的端部上的电介质层以及所述隔离区的上表面或部分上表面；对所述第一组鳍片的至少一部分进行第一掺杂，以形成第一掺杂区；以及以所述伪栅结构为掩模对所述第二组鳍片和所述第二组鳍片下的阱区的一部分进行第二掺杂，以形成第二掺杂区；其中，所述第一掺杂区与所述第二掺杂区的导电类型不同，所述第一掺杂区与所述阱区的导电类型相同。

在一个实施例中，所述伪栅结构覆盖所述隔离区的上表面，并且还覆盖所述第一组鳍片的端部上的电介质层。

在一个实施例中，所述伪栅结构包括：伪栅，覆盖所述第二组鳍片的端部上的电介质层以及所述隔离区的上表面或部分上表面；在所述伪栅上的硬掩模层；以及在所述硬掩模层的上表面和侧面、以及所述伪栅的侧面上的间隔物层。

在一个实施例中，所述第一掺杂区与所述阱区邻接。

在一个实施例中，所述第一掺杂区的掺杂浓度大于所述阱区的掺杂浓度。

在一个实施例中，所述方法还包括：对所述第一掺杂区的一部分进行刻蚀，以形成第一凹陷；以及在所述第一凹陷中外延生长第一半导体材料，以形成第一外延区。

在一个实施例中，所述方法还包括：对所述第二掺杂区的一部分进行刻蚀，以形成第二凹陷；以及在所述第二凹陷中外延生长第二半导体材料，以形成第二外延区。