[发明专利]一种带电荷收集槽的功率MOSFET器件及其制造方法

说明书

技术领域

本发明涉及半导体功率器件领域，具体是一种带电荷收集槽的功率MOSFET器件及其制造方法。

背景技术

垂直双扩散功率MOSFET(VDMOS：Vertical Double-diffusion Metal Oxide Semiconductor)器件是栅控型多子导电器件，具有功耗低、开关速度快、驱动能力强、负温度系数等优点，被广泛用于各种功率电子系统的电源模块，起着功率变换或功率转换的作用，是功率集成电路及功率集成系统的核心元器件之一。

在空间辐射环境应用中，功率VDMOS器件在单粒子辐射下会发生单粒子烧毁(SEB)和单粒子栅穿(SEGR)失效。从1986年美国的J.L.Titus和C.F.Wheatley首次报道VDMOS器件的单粒子烧毁效应开始，国内外针对功率VDMOS器件的单粒子辐射加固进行了大量研究。

在提高功率VDMOS器件的抗SEB能力方面，国内外从结构和工艺的角度提出了很多切实有效的措施，包括：阱区局部SOI、降低源极结深、源区砷注入、提高阱区掺杂浓度、选择性阱区高掺杂、外延层变掺杂等；在栅源零偏、辐射粒子的LET值为90.1MeV.cm²/mg条件下，器件抗SEB的安全工作区已经达到了额定漏源击穿电压的100％。

在提高器件的抗SEGR能力方面，提出了复合栅介质、带LOCOS的VDMOS结构、颈区之上覆盖厚场氧、分离栅(Split-Gate)等器件结构。

尽管如此，国内抗辐射加固VDMOS器件的研制生产线仍然以微米和亚微米工艺为主，如图1所示，存在颈区宽、外延变掺杂工艺难度大等技术问题，抗SEGR能力弱仍然是功率VDMOS器件在空间应用的技术瓶颈。

综上所述，国内平面型功率VDMOS器件存在抗SEGR能力弱的技术问题。

发明内容

本发明的目的是解决现有技术中，国内平面型功率VDMOS器件存在的抗SEGR能力弱的技术问题。

为实现本发明目的而采用的技术方案是这样的，一种带电荷收集槽的功率MOSFET器件，其特征在于，包括漏极金属层、重掺杂第一导电类型衬底材料、轻掺杂第一导电类型第一有源层、电荷收集槽、轻掺杂第一导电类型第二有源层、第二导电类型阱区、重掺杂第一导电类型源区、栅介质层、多晶硅栅介质层、ILD介质层、接触金属层、金属层和钝化介质层。

所述重掺杂第一导电类型衬底材料覆盖于漏极金属层之上。

所述轻掺杂第一导电类型第一有源层覆盖于重掺杂第一导电类型衬底材料之上。

所述电荷收集槽嵌入轻掺杂第一导电类型第一有源层内部。所述电荷收集槽的上表面与轻掺杂第一导电类型第一有源层的部分上表面共面。所述电荷收集槽内部填充有绝缘介质，绝缘介质包括但不局限于二氧化硅和未掺杂多晶硅。

所述轻掺杂第一导电类型第二有源层覆盖于轻掺杂第一导电类型第一有源层和电荷收集槽之上。

所述第二导电类型阱区位于轻掺杂第一导电类型第二有源层的内部。所述第二导电类型阱区的上表面与轻掺杂第一导电类型第二有源层的部分上表面共面。

所述重掺杂第一导电类型源区位于第二导电类型阱区的内部。所述重掺杂第一导电类型源区的上表面与第二导电类型阱区的部分上表面共面。所述重掺杂第一导电类型源区的深度小于第二导电类型阱区的深度。

所述第二导电类型阱区内部的重掺杂第一导电类型源区之间的上表面和重掺杂第一导电类型源区的部分上表面，从下到上依次覆盖有接触金属层、金属层和钝化介质层。

所述第二导电类型阱区的剩余上表面和第二导电类型阱区之间的上表面，从下到上依次覆盖栅介质层、多晶硅栅介质层、ILD介质层、金属层和钝化介质层。

一种带电荷收集槽的功率MOSFET器件的制造方法，其特征在于，包括以下步骤：

1)将轻掺杂第一导电类型第一有源层覆盖于重掺杂第一导电类型衬底材料之上。

2)利用掩膜层在轻掺杂第一导电类型第一有源层的部分上表面形成电荷收集槽窗口，刻蚀硅、淀积绝缘介质、化学机械抛光(CMP)绝缘介质，形成电荷收集槽

3)将轻掺杂第一导电类型第二有源层覆盖于轻掺杂第一导电类型第一有源层和电荷收集槽之上。

4)采用CMP方式减薄轻掺杂第一导电类型第二有源层至d2。

5)利用掩膜层在减薄后的轻掺杂第一导电类型第二有源层的部分上表面形成第二导电类型阱区掺杂窗口，离子注入掺杂、高温推结形成第二导电类型阱区。