[发明专利]串联调节器以及半导体集成电路

权利要求书

1.一种串联调节器，具备差动放大器、包括漏极与栅极连接的电平移位晶体管的电平移位器、以及包括输出晶体管的源极跟随器，其中，

所述差动放大器具备一级放大级，所述放大级具有输入基准电压的非反相输入端子、输入反馈电压的反相输入端子以及放大输出端子，所述差动放大器具有所述放大输出端子的输出电压相对于所述非反相输入端子的输入电压的误差为输入晶体管的栅极源极间电压以下的直流工作点，所述源极跟随器的跟随器输出端子反馈连接于所述反相输入端子，

所述电平移位器将所述放大输出端子的输出电压输入到所述电平移位晶体管的源极，将其栅极电压作为移位电压输出，

所述源极跟随器在所述输出晶体管的栅极接受来自所述电平移位器的所述移位电压，将该输出晶体管的源极作为所述跟随器输出端子。

2.如权利要求1所述的串联调节器，其中，

所述差动放大器具有：

栅极共同连接于所述非反相输入端子的p沟道型的第1输入晶体管以及n沟道型的第2输入晶体管；

栅极共同连接于所述反相输入端子的p沟道型的第3反馈输入晶体管以及n沟道型的第4反馈输入晶体管；

与所述第1输入晶体管的漏极连接并且到低电位侧电源的第1负载；以及

与所述第2输入晶体管的漏极连接并且到高电位侧电源的第2负载，

将所述第3反馈输入晶体管和第4反馈输入晶体管的共同漏极作为所述放大输出端子。

3.如权利要求1所述的串联调节器，其中，

所述差动放大器具有：

栅极共同连接于所述非反相输入端子的p沟道型的第1输入晶体管以及n沟道型的第2输入晶体管；

栅极共同连接于所述反相输入端子的p沟道型的第3输入晶体管以及n沟道型的第4输入晶体管；

与所述第1输入晶体管的漏极连接并且到低电位侧电源的二极管连接方式的n沟道型的第5负载晶体管；以及

与所述第2输入晶体管的漏极连接并且到高电位侧电源的二极管连接方式的p沟道型的第6负载晶体管，

将所述第3反馈输入晶体管和第4反馈输入晶体管的共同漏极作为所述放大输出端子。

4.如权利要求2所述的串联调节器，其中，

所述电平移位器包括在到高电位侧电源的电流源和到低电位侧电源的电流源之间配置的n沟道型的第7晶体管，所述第7晶体管的漏极连接于自己的栅极，所述放大输出端子连接于所述第7晶体管的源极，将所述第7晶体管的漏极电压作为所述移位电压。

5.如权利要求3所述的串联调节器，其中，

所述电平移位器包括与所述第5负载晶体管共用栅极并且到低电位侧电源的n沟道型的第8电流源晶体管、与所述第6负载晶体管共用栅极并且到高电位侧电源的p沟道型的第9电流源晶体管、以及配置在所述第8电流源晶体管和所述第9电流源晶体管之间的n沟道型的第7晶体管，所述第7晶体管的漏极连接于自己的栅极，在所述第7晶体管的源极连接所述放大输出端子，将所述第7晶体管的漏极电压作为所述移位电压。

6.如权利要求4所述的串联调节器，其中，

所述源极跟随器包括源极连接于到低电位侧电源的电流源的n沟道型的第10晶体管，第10晶体管的栅极共同连接于所述第7晶体管的栅极，将所述第10晶体管的源极作为所述跟随器输出端子。

7.如权利要求5所述的串联调节器，其中，

所述源极跟随器包括与所述第5负载晶体管共用栅极并且到低电位侧电源的n沟道型的第11电流源晶体管、以及源极连接于所述第11电流源晶体管的漏极的n沟道型的第10晶体管，第10晶体管的栅极共同连接于所述第7晶体管的栅极，将所述第10晶体管的源极作为所述跟随器输出端子。

8.如权利要求2所述的串联调节器，其中，

所述电平移位器包括在到高电位侧电源的电流源和到低电位侧电源的电流源之间配置的p沟道型的第12晶体管，所述第12晶体管的漏极连接于自己的栅极，在所述第12晶体管的源极连接所述放大输出端子，将所述第12晶体管的漏极电压作为所述移位电压。