[发明专利]高采样率宽带跟踪保持电路

权利要求书

1.一种高采样率宽带跟踪保持电路，其特征在于，包括输入缓冲单元IB、跟踪/保持开关T/H、保持电容CH以及输出缓冲单元OB，所述输入缓冲单元IB用于将信号源与采样部分分离，根据输出要求调节信号幅值大小以提供一致的信号增益，所述输入缓冲单元IB的第一个输出端与第一个跟踪/保持开关T/H1的第一个输入端相连，输入缓冲单元IB的第二个输出端与第二个跟踪/保持开关T/H2的第一个输入端相连；

两个跟踪/保持开关单元均由GaAs肖特基二极管和时钟控制电路构成，用于实现并控制信号的跟踪和保持状态切换；第一个跟踪/保持开关T/H1的第一个输出端与第一个保持电容CH1相连，第二个跟踪/保持开关T/H2的第一个输出端与第二个保持电容CH2相连；第一个跟踪/保持开关单元T/H1的第一个输出端也与所述输出缓冲单元OB的第一个输入端相连，第二个跟踪/保持开关T/H2的第一个输出端也与所述输出缓冲单元OB的第二个输入端相连；

所述输出缓冲单元OB用于隔离负载和保持电容，并为跟踪保持电路提供足够的驱动能力来驱动后续电路；所述输出缓冲单元OB的第一个输入端与第一个跟踪/保持开关T/H1的第一个输出端相连，输出缓冲单元OB的第二个输入端与第二个跟踪/保持开关T/H2的第一个输出端相连；

所述输入缓冲单元IB的差分对晶体管Q3和Q6的发射极通过发射极退化电阻REE2相连，补偿级晶体管Q1和Q4的发射极通过电阻REE1相连，电流源负载晶体管Q5的发射极与补偿级晶体管Q4的集电极相连，电流源负载晶体管Q5的基极与晶体管Q6的集电极相连，电流源负载晶体管Q2的发射极与补偿级晶体管Q1的集电极相连，电流源负载晶体管Q2的基极与晶体管Q3的集电极相连；差分对晶体管Q3和Q6的发射极分别与偏置电阻RS1和RS2相连，补偿级晶体管Q4和Q1的发射极分别与偏置电阻RS4和RS3相连，电流源负载晶体管Q5和Q2的集电极分别与电阻RL2和RL1的一端相连，同时电流源负载晶体管Q5和Q2的集电极均与电源VDD相连，电阻RL1的另一端与电流源负载晶体管Q2基极相连，电阻RL2的另一端与电流源负载晶体管Q5基极相连。

2.如权利要求1所述的电路，其特征在于，所述跟踪/保持开关T/H里的GaAs肖特基采样二极管D1的正极与输入缓冲单元IB中晶体管Q5的发射极相连，负极与保持电容CH1的一端相连，肖特基二极管D2正极与输入缓冲单元IB中晶体管Q2的发射极相连，负极与保持电容CH2的一端相连；保持电容CH1和CH2的另一端与信号地GND相连；所述跟踪/保持开关单元T/H中的馈通消除电容CF1的一端与输入缓冲单元中晶体管Q2的发射极相连，馈通消除电容CF2的一端与输入缓冲单元中晶体管Q5的发射极相连；电容CF1和CF2的另一端分别与晶体管Q16和Q10的集电极相连；所述跟踪/保持开关单元T/H中的时钟控制电路晶体管Q17和Q15的集电极与输入缓冲单元IB中晶体管Q6的集电极相连，时钟控制电路晶体管Q9和Q11的集电极与输入缓冲单元IB中晶体管Q3的集电极相连；跟踪/保持开关单元T/H1中的时钟控制电路差分对晶体管Q16和Q15的发射极分别与偏置电阻RS10和RS9的一端相连，偏置电阻RS10和RS9的另一端与信号地GND相连，差分对晶体管Q18和Q17的发射极分别与偏置电阻RS12和RS11的一端相连，偏置电阻RS12和RS11的另一端与信号地GND相连；晶体管Q18和Q17的基极分别与晶体管Q16和Q15的基极相连。

3.如权利要求2所述的电路，其特征在于，所述输出缓冲单元OB的差分对晶体管Q21和Q22的发射极通过发射极退化电阻REE3相连，晶体管Q21的集电极与电流源晶体管Q25的基极相连，晶体管Q21的基极与晶体管Q23的基极相连；晶体管Q22的集电极与电流源晶体管Q26的基极相连，晶体管Q22的基极与晶体管Q24的基极相连；补偿级晶体管Q23和Q24通过发射极退化电阻REE4相连，晶体管Q23的集电极与电流源晶体管Q25的发射极相连，晶体管Q24的集电极与电流源晶体管Q26的发射极相连；电流源负载晶体管Q25和Q26的集电极分别与电阻RL4和RL3的一端相连，同时晶体管Q25和Q26的集电极与电源VDD相连；电阻RL4和RL3的另一端分别与Q25和Q26的基极相连。