[发明专利]人工神经网络处理装置

权利要求书

1.一种用于运行神经网络的神经网络处理器，包括：

内存控制器组，其包括一个或多个内存控制器，每个内存控制器用于访问对应的外部储存芯片，所述外部储存芯片储存神经网络数据和指令；

片上总线，用于内存控制器组与处理器内核阵列之间的通信；和

处理器内核阵列，所述处理器内核阵列包括一个或多个处理器内核，每个处理器内核进一步包括：

寄存器，用于配置神经网络处理器的工作参数和获取神经网络处理器的工作状态；

指令模块，用于获取并解析外部储存芯片中的指令并将解析结果传递至数据传输控制器；

数据传输控制器，用于基于指令模块的解析结果将从所述外部储存芯片接收的神经网络数据写入数据写调度单元，以及将计算模块的计算结果从数据读调度单元写回外部储存芯片；

数据写调度单元，用于将由所述数据传输控制器写入的神经网络数据和计算模块的计算结果写入缓存池；

缓存池，用于储存神经网络数据和计算模块的计算结果，所述计算结果包括中间计算结果和最终计算结果；

数据读调度单元，用于从缓存池读取计算所需的数据和计算模块的计算结果；和

计算模块，其包括多个计算单元，用于进行运行神经网络所需的计算，计算单元的计算类型包括卷积计算、求和计算、非线性计算、池化计算、逐元素计算、尺寸变换计算，

其中，数据写调度单元还包括：

相互独立的多个写调度通道，每个写调度通道用于与所述多个计算单元中的对应计算单元的输出连通；和

写仲裁单元，用于根据预定规则对所述多个写调度通道进行排队，从而对所述多个计算单元的计算结果的写入进行调度，

其中，数据读调度单元还包括：

相互独立的多个读调度通道，每个读调度通道用于与所述多个计算单元中的对应计算单元的输入连通；和

读仲裁单元，用于根据预定规则对所述多个读调度通道进行排队，从而对所述多个计算单元的计算结果的读取进行调度。

2.根据权利要求1所述的神经网络处理器，其中，缓存池还包括一个或多个缓存块。

3.根据权利要求1所述的神经网络处理器，其中，所述多个读调度通道中的若干通道与数据传输控制器的输入连通。

4.根据权利要求1所述的神经网络处理器，其中，计算模块还包括：

卷积计算单元阵列，包括多个卷积计算单元，每个卷积计算单元用于进行卷积计算并获得卷积计算结果；和

混合计算单元，用于进行混合计算并获得混合计算结果。

5.根据权利要求4所述的神经网络处理器，其中，卷积计算单元还包括：

乘法器阵列，用于进行卷积计算并获得卷积计算结果；

加法树，其与乘法器阵列相连，用于对卷积计算结果求和；和

非线性计算阵列，其与所述加法树相连，用于把非线性函数操作应用到加法树的输出上。

6.根据权利要求4所述的神经网络处理器，其中，混合计算单元还包括：池化计算单元、逐元素计算单元、尺寸变换计算单元和全连接计算单元。

7.根据权利要求1所述的神经网络处理器，其中，指令模块包括：

第一指令单元，用于获取并解析外部储存芯片中的指令；

第二指令单元，用于获取并解析外部储存芯片中的指令；和

指令分发单元，用于选择启动第一指令单元和第二指令单元中的一个，并将启动的指令单元的解析结果传递至数据传输控制器。

8.根据权利要求7所述的神经网络处理器，其中，所述第一指令单元还包括：

第一指令获取单元，用于获取外部储存芯片组中的指令；

第一指令解析单元，用于对获取的指令进行解析以获得解析结果。

9.根据权利要求7所述的神经网络处理器，其中，所述第二指令单元还包括：

第二指令获取单元，用于获取外部储存芯片组中的指令；

第二指令解析单元，用于对获取的指令进行解析以获得解析结果。

10.根据权利要求7所述的神经网络处理器，其中，指令分发单元对第一指令单元或第二指令单元的解析结果进一步解码，并将解码结果发送至数据传输控制器。