[发明专利]晶片封装体的形成方法

说明书

技术领域

本揭露书系有关于半导体技术，且特别是有关于晶片封装技术。

背景技术

半导体积体电路工业已经历快速成长。半导体制备工艺的持续进步以促使半导体元件具有更精细的结构及/或更高程度的集成密度。随着特征尺寸(feature size)(即，使用工艺所能制造的最小构件)的缩减，使得功能性密度(即，单位晶片面积中彼此相连的元件的数量)已随之增加。此尺寸缩小化的工艺借着增进生产效率与降低相关成本而提供好处。

晶片封装体除了保护半导体元件免受环境污染外，还对封装其内的半导体元件提供连接界面(connection interface)。一种用于封装半导体元件的较小型式的封装体为晶片尺度封装体(chip-scale package，CSP)，其中于基底上设置有半导体晶片(或称半导体晶粒，semiconductor die)。

已发展新的封装技术来进一步增进半导体晶片的密度与功能。这些用于半导体晶片的相对新颖的封装技术面临着制作上的挑战。

发明内容

本揭露书的实施例提供一种形成晶片封装体的方法，包括：于一承载基底之上形成多个导电结构；于该承载基底之上设置一半导体晶片；于该承载基底之上设置一模子；于该模子与该承载基底之间形成一保护层，以围绕该半导体晶片与该些导电结构；以及移除该模子。

本揭露书的实施例提供一种晶片封装体的形成方法，包括：于一承载基底之上形成多个导电结构；切除该些导电结构的较上部分，使得该些导电结构的顶表面大抵彼此共平面；于该承载基底之上设置一半导体晶片；以及该承载基底之上形成一保护层以围绕该些导电结构与该半导体晶片，

本揭露书的实施例提供一种晶片封装体，包括：一半导体晶片；一保护层，其包覆该半导体晶片；以及一导电结构，位于该保护层之中，且借着该保护层而与该半导体晶片隔离，其中保护层具有一凹陷，其介于该半导体晶片与该导电结构之间。

附图说明

图1A-1L显示根据一些实施例的晶片封装体的数阶段制备工艺剖面图。

图2A-1、2B-1、及2C-1显示根据一些实施例的晶片封装体的数阶段制备工艺剖面图。

图2A-2、2B-2、及2C-2显示根据一些实施例的晶片封装体的数阶段制备工艺上视图。

图3A-3B显示根据一些实施例的晶片封装体的数阶段制备工艺剖面图。

其中，附图标记说明如下：

100～承载基底；

102～黏着层；

104～基层；

106～晶种层；

108～遮罩层；

110～开口；

112A、112B、112C、112D～导电结构；

114～半导体基底；

115～切割工具；

116～介电层；

118～导电垫；

120～黏着膜；

122、122A、122B～半导体晶片；

124～保护层；

126～凹陷；

128～内连线结构；

130～导电凸块；

132～构件；

134～连接构件；

200～模子；

201～密封构件；

202～离型膜；

204～模塑化合物材料；

206～开口；

230～空间；

D～深度；

H₁、H₂、H₃、H₄、H₅、H₆、H₇～高度；

ΔH～高度差；

L～假想线。

具体实施方式