[发明专利]用于制造具有导电聚合物层的屏蔽集成电路封装体的方法在审

专利信息
申请号: 201710141125.X 申请日: 2017-03-10
公开(公告)号: CN107275231A 公开(公告)日: 2017-10-20
发明(设计)人: R·罗德里奎兹;F·阿雷拉诺;A·M·阿谷唐 申请(专利权)人: 意法半导体公司
主分类号: H01L21/56 分类号: H01L21/56
代理公司: 北京市金杜律师事务所11256 代理人: 王茂华,董典红
地址: 菲律宾*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 制造 具有 导电 聚合物 屏蔽 集成电路 封装 方法
【说明书】:

技术领域

发明涉及集成电路(IC)封装体领域,并且更加具体地涉及对IC封装体进行电屏蔽。

背景技术

在无线通信装置中通常需要将某些集成电路(IC)封装体与电磁干扰(EMI)隔离开来以便维持适当的装置性能。电磁干扰可能从环境中接收、或者可能被传递至环境。

一种用于屏蔽IC封装体以免于电磁干扰的方式是用通常被称为罐的接地金属包壳来覆盖该IC封装体。然而,这种方式可能是昂贵的并且缺少设计灵活性。此外,该金属罐增加了重量并且显著增大了该IC封装体的占用面积的尺寸。

另一种方式是使用在真空室中将导电层沉积在IC封装体的上表面上的物理气相沉积(PVD)工艺。溅射是一种类型的PVD,其涉及在真空室中将来自作为来源的靶材的材料喷射到衬底(例如IC封装体)上。然而,这种方式是昂贵的并且难以控制涂层的厚度。因此,需要以相对直接的方式来电屏蔽IC封装体。

发明内容

一种用于制造多个集成电路(IC)封装体的方法,该方法包括:提供多个间隔开的IC裸片,该多个IC裸片由衬底承载并且由共用包封材料覆盖,以及在相邻IC裸片之间切穿该共用包封材料,从而限定由该衬底承载的多个间隔开的IC封装体。在相邻IC裸片之间切割包封材料之后,衬底可以被曝露。

导电聚合物层可以被定位在该多个间隔开的IC封装体之上并且在所述相邻IC封装体之间空间之上,其中,该导电聚合物层是由膜承载的固体材料。可以向该导电聚合物层施加压力和热量,使得该固体材料转变成软材料,从而在该多个间隔开的IC封装体之上流动并且对相邻IC封装体之间空间进行填充。

该导电聚合物层可以从该软材料冷却回为提供导电层的该固体材料。然后可以将膜从该导电层移除。该方法进一步包括在相邻IC封装体之间并且穿过该衬底来切穿该导电层,从而形成该多个屏蔽IC封装体。该导电层可以在每个IC封装体的上表面和侧壁上。

该导电聚合物层可以包括非导电聚合物,该非导电聚合物具有混合在其中的导电填料。该非导电聚合物可以是热固性的。

导电层的厚度可以例如在5微米至15微米的范围内。使用导电聚合物层有利地允许对导电层的厚度进行控制,从而提供均匀的厚度。使用导电聚合物层还有利地以相对直接的方式来提供屏蔽IC封装体。

附图说明

图1是根据本发明的实施例的用于制造多个屏蔽集成电路(IC)封装体的流程图。

图2是由衬底承载并且由共用包封材料覆盖的多个间隔开的IC裸片的横截面视图。

图3是在相邻IC裸片之间切割共用包封材料以限定间隔开的IC封装体之后图2中所展示的间隔开的IC裸片、衬底和共用的包封材料的横截面视图。

图4是被定位在图3中所展示的间隔开的IC封装体之上并在相邻IC裸片之间的空间之上的导电聚合物层的横截面视图。

图5是图4中所展示的导电聚合物层的横截面视图,其中,施加压力和热量以在间隔开的IC封装体之上提供导电层并且对相邻IC封装体之间空间进行填充。

图6是在图5中所展示的相邻IC封装体之间切穿导电层之后的在图5中所展示的屏蔽IC封装体的横截面视图。

图7是根据本发明的另一个实施例的用于制造多个屏蔽集成电路(IC)封装体的流程图。

具体实施方式

现在将参照附图在下文中更为全面地描述本发明,在附图中示出了本发明的优选实施例。然而,本发明可以用许多不同的形式来体现,并且不应当被解释为限于在此所列出的实施例。相反,提供了这些实施例从而使得本披露将是全面和完整的,并且将向本领域技术人员完全传达本发明的范围。贯穿全文相同的数字指代相同的元件。

现在将参照图1中的流程图100和图2至图6中的工艺步骤对一种用于制造多个屏蔽集成电路(IC)封装体24的方法进行讨论。从框102开始,在框104处并且如在图2中所展示的那样提供由衬底30承载并由共用包封材料50覆盖的多个间隔开的IC裸片40。

每个IC裸片40通过粘合层32被紧固至衬底30。每个IC裸片40可以通过例如使用接线键合来电耦合至衬底30。替代性地,可以使用倒装芯片。

该方法进一步包括:在框106处,在相邻IC裸片40之间切穿共用包封材料50,从而限定由衬底30承载的多个间隔开的IC封装体22,如在图3中所展示的。间隙60现在处于相邻IC封装体22之间。在相邻IC裸片40之间切割包封材料50之后,衬底30被曝露。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体公司,未经意法半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710141125.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top