[发明专利]半导体存储装置以及其制作方法

说明书

本发明公开一种半导体存储装置以及其制作方法，该制作方法包括下列步骤。在半导体基底上形成多个位线结构与存储节点接触。在各位线结构的侧壁上形成第一间隙壁。形成导电层覆盖位线结构、第一间隙壁与存储节点接触。对导电层进行第一图案化制作工艺，用以形成多个条状接触结构，各条状接触结构沿第一方向延伸且对应多个存储节点接触。位于各位线结构于第二方向上的第一侧的第一间隙壁被第一图案化制作工艺暴露出，而各位线结构于第二方向上的第二侧的第一间隙壁被条状接触结构覆盖。将被第一图案化制作工艺暴露出的第一间隙壁移除而形成多个第一空气间隙壁。

技术领域

本发明涉及一种半导体存储装置以及其制作方法，尤其是涉及一种具有空气间隙壁的半导体存储装置以及其制作方法。

背景技术

动态随机存取存储器(dynamic random access memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。

因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。举例来说，当存储单元密度增加时，存储单元中的各部件之间的距离也需随之缩小，进而造成寄生电容的影响更为明显。因此，如何通过结构或/及制作工艺的新设计来降低寄生电容以改善元件操作表现一直是相关业界持续努力的目标。

发明内容

本发明提供了一种半导体存储装置以及其制作方法，利用先形成空气间隙壁再形成存储节点接触垫，由此可确保空气间隙壁的形成状况，进而达到提升制作工艺良率以及改善元件操作表现的效果。

本发明的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底。在半导体基底上形成多个位线结构，且各位线结构沿一第一方向延伸。在各位线结构的侧壁上形成一第一间隙壁。在半导体基底上形成多个存储节点接触。形成一导电层覆盖位线结构、第一间隙壁以及存储节点接触。对导电层进行一第一图案化制作工艺，用以形成多个条状接触结构。各条状接触结构沿第一方向延伸且对应多个存储节点接触。位于各位线结构于一第二方向上的一第一侧的第一间隙壁被第一图案化制作工艺暴露出，而位于各位线结构于第二方向上与第一侧相对的一第二侧的第一间隙壁被条状接触结构覆盖。将被第一图案化制作工艺暴露出的第一间隙壁移除而形成多个第一空气间隙壁。

本发明的一实施例提供一种半导体存储装置，包括一半导体基底、多个位线结构、多个存储节点接触、多个第一空气间隙壁、多个第一间隙壁、多个第二间隙壁以及多个第三间隙壁。位线结构设置于半导体基底上，各位线结构沿一第一方向延伸，且多个位线结构沿一第二方向重复排列设置。存储节点接触设置于半导体基底上，各存储节点接触设置于在第二方向上相邻的位线结构之间。各第一空气间隙壁设置于各位线结构于第二方向上的一第一侧，且各第一空气间隙壁设置于各位线结构与各存储节点接触之间。各第一间隙壁设置于各位线结构于第二方向上的与第一侧相对的一第二侧，且各第一间隙壁设置于各位线结构与各存储节点接触之间。各第二间隙壁与各第三间隙壁设置于各位线结构的第一侧与第二侧，各第一间隙壁设置于位于第二侧的第二间隙壁与第三间隙壁之间，且各第一空气间隙壁设置于位于第一侧的第二间隙壁与第三间隙壁之间。

附图说明

图1至图13为本发明第一实施例的半导体存储装置的制作方法示意图，其中

图2为图1的状况下的位线结构的剖面示意图；

图3为图1之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；