[发明专利]一种可灵活时分复用的脉冲神经元实现架构

说明书

本发明公开了一种可灵活时分复用的脉冲神经元实现架构。该架构由神经元计算单元、神经元状态存储器和环形存储器构成。神经元计算单元通过时分复用技术由多个神经元共享，在不同时刻实现不同神经元的状态更新，提供硬件资源的利用率；每一个神经元均包含一个状态存储器，用于神经元当前时刻的状态存储；环形存储器用于实现神经元的突触，支持连接权重和延迟两维信息的表示，环形存储器的单元数目决定了神经元连接权重的进度。该架构支持神经元状态存储器与突触环形存储器之间的分享，当所需延迟种类较少时，突触存储器可以被重用为神经元状态存储器，在同样硬件资源条件下，显著扩大神经元规模。

技术领域

本发明属于突触存储器和神经元状态寄存器之间的硬件资源共享技术领域，涉及一种用于脉冲神经网络类脑芯片的神经元、突触权重和延迟实现架构。

背景技术

得益于半导体产业紧随摩尔定律的发展，即单位芯片面积上晶体管数目每十八个月就会加倍，基于冯诺依曼体系架构的处理芯片性能指数增长数十年。然而，集成电路发展进入“后摩尔时代”，由于冯诺依曼体系架构存储与计算分离的特点，“内存墙”与“功耗墙”效应日趋严重，传统以逻辑处理为主的芯片单纯依靠半导体工艺技术进步所提升的性能将非常有限，寻求新的架构与方法以满足电子产业对不断提高的计算性能和极低功耗的愿景日趋强烈。

生物科学的不断进步特别是脑科学的发展，使科学家们发现人脑是一部极其高能效的计算机，且具备冯诺依曼计算体系架构不可比拟的特征与优势：

1)高度的容错性：容忍大量神经元死亡或萎缩,即采用类脑计算芯片对导航数据进行处理，在复杂环境下即使部分计算单元(神经元)出错，仍然可以给出准确的结果。

2)模糊数据的处理能力，能够识别高度伪装和不同环境下的目标。

3)高度的并行性(人脑支持1011个神经元(Neuron)并行计算)，能够克服冯诺依曼架构的内存墙问题。

4)极低功耗，人脑的运算功耗才20瓦，而基于冯诺依曼体系结构建造一个与人脑复杂程度相等的计算机，需要将近100兆瓦的能量。

5)通过与外界交互自主学习(无须显式编程)，能够处理更加复杂模糊的不稳定数据。

人工神经网络是一系列旨在模仿大脑结构及其功能的信息处理系统。由于其并行处理、分布式信息存储和自学习等优秀特点，已被广泛应用于模式识别、自动控制、信号处理、辅助决策和人工智能等多个领域。脉冲神经网络(SNN)被誉为第三代人工神经网络，是一种基于离散神经脉冲处理信息的人工神经网络，其结合了脉冲延时信息，能够更加真实的模拟生物网络，而非经典神经网络中的代数运算。当一个突触前(pre-synaptic)神经元的输入电压达到阈值，它发出spike到轴突(axon)，并通过突触(synapse)传递给突触后(post-synaptic)神经元的树突(dendrite)。

类脑芯片设计的基本思想就是将脉冲神经网络(SNN)应用于计算机体系结构设计,其具有重要的研究意义：

1)神经网络中的神经元既有计算功能，又有存储功能且计算具有高并行性，在根本上解决了经典冯诺依曼体系架构的“内存墙”和“能耗墙”问题，可以研制功能更加强大的应用系统。

2)应用于神经科学研究，即在硅片上实现类脑计算芯片，为科学家提供更快更大规模的仿真工具，提供新的实验手段探索大脑工作机理，用于更好地理解大脑与脑疾病，为脑神经疾病的诊断和治疗提供新方法。

发明内容

本发明的目的是为基于脉冲神经网络的类脑芯片实现提供一种高效的神经元架构，包括如下内容：

本发明提出的一种脉冲神经元实现架构具体是：一个神经元由神经元状态寄存器、突触单元和计算单元三部分组成，其中计算单元可由多个神经元共享。采用环形存储器架构实现神经元突触，各存储器单元用于保存该突触接收到的不同延时的脉冲权重之和，各存储器单元被循环表示不同延时。