[发明专利]半导体测试夹具以及使用该夹具的耐压测定方法

说明书

本申请是基于2012年6月18日提出的中国国家申请号201210200517.6申请(半导体测试夹具以及使用该夹具的耐压测定方法)的分案申请，以下引用其内容。

技术领域

本发明涉及半导体测试夹具以及使用了该半导体测试夹具的耐压测定方法，特别涉及能够适合使用于宽带隙半导体的耐压测定的半导体测试夹具以及使用了该半导体测试夹具的耐压测定方法。

背景技术

对于使用了作为高耐压的半导体的宽带隙半导体的功率器件半导体来说，在安装于封装之前的芯片的状态下进行电特性的测定(以下，也称为测试)。在电特性的测定项目中包括耐压测定。对功率器件来说，耐压作为重要的性能之一而被举出，耐压测定是必定应该进行的项目。

作为以往的用于对一般的高耐压功率器件半导体的芯片(以下，也称为半导体芯片)的电特性进行测定的装置，例如有如下装置：使探针与在载置台上载置的半导体芯片的表面接触并施加电压，由此，进行电特性的试验(测定)(例如，参照专利文献1)。另外，还存在将半导体晶片(芯片)浸渍到绝缘溶液中对电特性进行测定的装置(例如，参照专利文献2、3)。

专利文献1：日本特开2006-337247号公报(图10)；

专利文献2：日本特开2003-100819号公报；

专利文献3：日本特许第4482061号公报。

高耐压的功率器件半导体具有数百伏以上的耐压，从在半导体芯片的表面所形成的电极至芯片端部的距离短。因此，在专利文献1中，在进行半导体芯片的耐压测定时，若对与半导体芯片的表面电极接触的探针和与半导体芯片的背面电极接触的载置台施加高电压，则在半导体芯片的表面电极和载置台之间，大气被绝缘破坏而发生放电(大气放电、沿面放电)，存在半导体芯片的破坏或测定装置的电源发生破损等的问题。

另外，大气放电还受到沿面距离、空间距离、大气的湿度、温度、压力、由在半导体芯片的表面形成的保护膜的吸湿等的影响，所以，存在由于发生大气放电而不能够准确测定耐压的问题。因此，即使是耐压特性不准确的半导体芯片，如果不是在将该半导体芯片组装在封装中之后，则不能够进行评价(准确的耐压测定)，成为使测定的效率大幅下降的原因。

另外，碳化硅或氮化镓等宽带隙半导体的材料具有比硅酮大1位的绝缘击穿电场，所以，能够使为了确保耐压而设置的芯片的终端结构缩小化。若使终端结构缩小化，则相比主体(bulk)中的绝缘击穿电场，从在终端部形成的保护膜的开口端至芯片的端部的距离的大气的绝缘击穿电场小，存在容易发生沿面放电这样的问题。进而，在具有MOS(Metal Oxide Semiconductor：金属氧化物半导体)结构的半导体器件中，也存在由于放电而使栅极氧化膜受到损伤这样的问题。

另外，专利文献2、3是为了避免上述放电对半导体芯片造成影响而提出的技术，但是，由于需要用于供给或排出绝缘溶液的设备，所以，花费成本，存在不能够廉价地对半导体芯片的电特性进行测定的问题。

发明内容

本发明是为了解决这些问题而提出的，其目的在于提供一种能够在不产生大气放电的情况下廉价地对半导体芯片进行耐压测定的半导体测试夹具以及使用了该半导体测试夹具的耐压测定方法。

为了解决上述课题，本发明提供一种半导体测试夹具，其特征在于，具有：夹具座，配设有探针和以在平面视图中包围探针的方式设置的绝缘物；以及载置台，与夹具座的配设有探针以及绝缘物的一侧的面对置配置，能够在夹具座侧的面上载置被检体，在载置台上载置被检体并使夹具座和载置台向彼此接近的方向移动时，探针与在被检体上形成的电极接触，并且，绝缘物与被检体以及载置台这二者接触。

另外，本发明提供一种使用半导体测试夹具对被检体的耐压进行测定的耐压测定方法，该半导体测试夹具具有：夹具座，配设有探针和以在平面视图中包围探针的方式设置的绝缘物；载置台，与夹具座的配设有探针以及绝缘物的一侧的面对置配置，能够在夹具座的面上载置被检体，该耐压测定方法的特征在于，包括如下工序：(a)在载置台上载置被检体；(b)在工序(a)之后，使夹具座和载置台向彼此接近的方向移动，使探针与在被检体上形成的电极接触，并且，使绝缘物依次推碰到被检体以及载置台而与这二者接触；(c)对探针和载置台施加电压，测定被检体的耐压。

根据本发明，在载置台上载置被检体，在使夹具座和载置台向彼此接近的方向移动时，探针与在被检体上形成的电极相接触，并且，绝缘物与被检体以及载置台这二者接触，所以，能够不产生大气放电而廉价地进行半导体芯片的耐压测定。

附图说明