[发明专利]集成电路器件

说明书

本公开涉及集成电路器件。一种集成电路器件包括：在衬底的有源区上的栅线；在栅线两侧于有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在栅线和接触插塞之间的多层结构绝缘间隔物。多层结构绝缘间隔物可以包括：氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一表面；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二表面，第二表面与氧化物层的第一表面相反。

技术领域

本公开涉及集成电路器件及其制造方法，更具体地，涉及包括场效应晶体管的集成电路器件及其制造方法。

背景技术

在快速发展的电子产业中，对于半导体器件来说对高速度、高可靠性和多功能性能的需求不断增加。为了满足此需求，半导体器件的结构变得更加复杂并且半导体器件的尺寸被高度小型化。近来，由于半导体器件需要快的操作速度，也需要操作精度，所以用于优化半导体器件中包括的晶体管的结构的各种各样的研究正被开展。具体地，随着栅长度被越发减小，用于电绝缘栅线的层的耐蚀刻性对泄漏电流特性有越来越大的影响。

发明内容

本发明构思提供一种集成电路器件，其具有能够通过在集成电路器件的制造工艺期间提供所需的耐蚀刻性实现高度按比例缩小的晶体管中的优化的可靠性和性能的结构。

本发明构思还提供一种制造集成电路器件的方法，其能够通过在集成电路器件的制造工艺期间提供所需的耐蚀刻性实现高度按比例缩小的晶体管中的优化的可靠性和性能。

根据本发明构思的一方面，提供一种器件，其包括：在衬底的有源区上的栅线；在栅线两侧的有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在栅线和接触插塞之间的多层结构绝缘间隔物，其中多层结构绝缘间隔物包括：氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一表面；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二表面，第二表面与氧化物层的第一表面相反，其中第一含碳绝缘层和第二含碳绝缘层具有不同碳含量。

根据本发明构思的另一方面，提供一种器件，该器件包括：在衬底上的栅绝缘间隔物，栅绝缘间隔物包括第一含碳绝缘层；在由栅绝缘间隔物限定的空间中的栅线；氧化物层，其覆盖栅线的侧壁，同时栅绝缘间隔物被插置在氧化物层和栅线之间；在栅线的一侧的接触孔，接触孔穿透氧化物层并且暴露衬底的有源区域；在接触孔中的接触绝缘间隔物，接触绝缘间隔物包括具有与第一含碳绝缘层的碳含量不同的碳含量的第二含碳绝缘层；以及在接触孔中的接触插塞，接触插塞被接触绝缘间隔物围绕。

根据本发明构思的另一方面，提供一种器件，其包括：在衬底的有源区上的栅线；在栅线的两侧于有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；在栅线和接触插塞之间的氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一侧壁；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二侧壁，第二侧壁与氧化物层的第一侧壁相反，其中第一含碳绝缘层和第二含碳绝缘层具有不同碳含量。

根据本发明构思制造的集成电路器件包括在栅线和接触插塞之间的多层结构绝缘间隔物。该多层结构绝缘间隔物具有被优化以提供足以防止栅线和接触插塞之间的电短路的耐蚀刻性的碳含量。因此，栅线和接触插塞之间的多层结构绝缘间隔物能提供足够低的介电常数并且能防止栅线和接触插塞之间的泄漏电流的出现。

附图说明

由以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，其中：

图1A到1C是用于解释根据示例性实施方式的集成电路器件的示意图，图1A是集成电路器件的布局示意图，图1B是沿图1A的线B-B'截取的集成电路器件的剖视图，图1C是沿图1A的线C-C'截取的集成电路器件的剖视图；

图2是根据示例性实施方式的集成电路器件的俯视图，其由沿图1B的线II-II'截取的剖面得到；