[发明专利]一种III-V族半导体MOSHEMT器件及其制备方法有效

申请号：	201710026316.1	申请日：	2017-01-13
公开（公告）号：	CN106783613B	公开（公告）日：	2022-12-13
发明（设计）人：	李海鸥;马磊;李思敏;首照宇;李琦;王盛凯;陈永和;张法碧;肖功利;傅涛;李跃;常虎东;孙兵;刘洪刚	申请（专利权）人：	桂林电子科技大学
主分类号：	H01L21/335	分类号：	H01L21/335;H01L29/778;H01L29/06;H01L29/20
代理公司：	桂林市持衡专利商标事务所有限公司 45107	代理人：	陈跃琳
地址：	541004 广西***	国省代码：	广西;45
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种 iii 半导体 moshemt 器件及其制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明公开一种III‑V族半导体MOSHEMT器件及其制备方法，其组分渐变缓冲层降低III‑V半导体之间晶格失配，减少位错引进的缺陷。同时该器件结构不仅降低MOS界面态密度，并且通过对外延材料采用高In组分In_0.7Ga_0.3As/In_0.6Ga_0.4As/In_0.5Ga_0.5As复合沟道设计以及势垒层和缓冲层平面处的双掺杂设计充分的提高了2‑DEG的浓度与电子迁移率，降低了沟道的方块电阻。本发明具有二维电子气浓度高、沟道电子迁移率大、器件特征频率和振荡频率高和制造工艺简单易于实现等特点。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种III-V族半导体MOSHEMT器件及其制备方法。

背景技术

目前半导体工业的主流是硅技术，随着半导体技术最小尺寸发展到纳米尺度，硅集成电路技术日益逼近其理论和技术的双重极限。而III-V族半导体材料相比硅材料具有更高的电子迁移率(6-60倍)和在低电场和强场下具有更加优异的电子输运性能等特性，因此，III-V族半导体材料将是新一代超高频低功耗集成电子系统的必然选择。

然而，传统的GaAs HEMT的沟道二维电子气浓度和电子迁移率，受材料结构的影响无法做到使得导电沟道电子迁移率与二维电子气浓度均很大，限制了GaAs HEMT器件在微波通信中的发展。需要在III-V族半导体上采用新的器件结构，以充分发挥III-V族半导体材料的特性，增强沟道中二维电子气浓度与电子迁移率。由于InP衬底的制造成本较高，材质较脆，不利于的推广，所以利用在GaAs衬底采用新的器件结构，使得GaAs HEMT器件具有很强的实用性与利用价值。

发明内容

本发明所要解决的技术问题是现有HEM器件导电沟道电子迁移率与二维电子气浓度无法同时做到更大的问题，提供一种III-V族半导体MOSHEMT器件及其制备方法。

为解决上述问题，本发明是通过以下技术方案实现的：

一种III-V族半导体MOSHEMT器件的制备方法，包括如下步骤：

步骤S1：在单晶衬底上外延形成变In组分In_xAl_1-xAs缓冲层；

步骤S2：在变In组分In_xAl_1-xAs缓冲层上外延形成In_0.52Al_0.48As缓冲层；

步骤S3：在In_0.52Al_0.48As缓冲层上外延生长第一层In_0.5Ga_0.5As沟道层；

步骤S4：在第一层In_0.7Ga_0.3As沟道层外延生长第二层In_0.6Ga_0.4As沟道层；

步骤S5：在第二层In_0.6Ga_0.4As沟道层外延生长第三层In_0.5Ga_0.5As沟道层；

步骤S6：在第三层In_0.5Ga_0.5As沟道层外延形成In_0.52Al_0.48As势垒层；

步骤S7：在In_0.52Al_0.48As势垒层上外延形成重掺杂的窄带隙欧姆接触层；

步骤S8：在步骤S7所得的外延结构的窄带隙欧姆接触层中刻出有源区，该有源区刻至In_0.52Al_0.48As势垒层；