[发明专利]制造含高电阻率层的半导体结构的方法及相关半导体结构

说明书

制造含高电阻率层的半导体结构的方法及相关半导体结构。形成半导体结构(140)的方法包括：在初始衬底(102)上形成器件层(100)；将器件层(100)的第一表面附接至临时衬底；以及通过去除初始衬底(102)的一部分来在器件层(100)的第二表面上形成高电阻率层(136)。该方法进一步包括，将最终衬底(132)附接至高电阻率层(136)，以及去除临时衬底。通过这样的方法制造的半导体结构(140)，其包括最终衬底(132)、设置在最终衬底(132)上的高电阻率层(136)以及设置在高电阻率层(136)上的器件层(100)。

技术领域

本发明的实施方案涉及可以用于制造包括高电阻率层的半导体结构的方法，以及使用该方法制造的半导体结构和器件。

背景技术

射频(RF)电子开关器件(例如，RF CMOS器件)的性能可能取决于制造这些器件的衬底的电阻率。最近，为了制造具有更好的性能的RF CMOS器件，已经利用了先进的绝缘体上半导体(SeOI)衬底，例如高电阻率绝缘体上硅(HR-SOI)。例如，由HR-SOI制造的RF器件已经展示出了较小的RF损耗。

器件的有源层的双(或两次)层转移(DLT，double layer transfer)使得初始衬底能够被替换为最终衬底，最终衬底更适于提高在其上形成的器件的RF性能。

简而言之，(例如包括多个RF CMOS器件的)器件层可以制造在初始衬底中或初始衬底上。器件层可以随后附接至临时衬底。在器件层附接至临时衬底的情况下，初始衬底的一部分可以被去除并被替换为更适于增强RF性能的最终衬底。一旦器件层附接到了最终衬底，可以去除临时衬底，从而完成器件层的DLT工艺。例如，已经利用初始SOI式衬底展示了用于RF CMOS的DLT。

在利用初始SOI式衬底时，SOI式衬底的体硅承载部在DLT工艺中被完全去除，从而去除了可能会影响RF性能的不希望的低电阻率通路。然而，对于由标准体衬底制造的RFCMOS器件，制造工艺会使得一定残余厚度的初始衬底可能保留为邻接于RF CMOS器件。该剩下的残余厚度的初始衬底可能会充当低电阻率通路，导致RF损耗以及器件层的RF性能的下降。

发明内容

本发明内容用于引入一组简化形式的概念。这些概念在下面的本申请的示例性实施方案的具体实施方式中得到进一步地详细描述。本发明内容并不旨在指明所要求保护的主题的关键特征或必要特征，也不旨在用以限定所要求保护的主题的范围。

在一些实施方案中，本申请包括制造半导体结构的方法。该形成半导体结构的方法包括：-在初始衬底上形成器件层；

-将器件层的第一表面附接至临时衬底；

-形成高电阻率层，其中，形成高电阻率层包括去除初始衬底的一部分，高电阻率层包括初始衬底的剩余部分；

-将最终衬底(132、232)附接至高电阻率层(136、236)；以及

-去除临时衬底(114、214)。

根据本发明的其他非限制性的特征(这些特征单独使用或以任何技术上可行的方式组合而使用)：

·去除初始衬底的一部分包括减薄初始衬底的一部分；

·去除初始衬底的一部分包括形成延伸通过初始衬底的剩余部分的多个穿孔；

·通过初始衬底的剩余部分形成多个穿孔包括：

ο在初始衬底的剩余部分的暴露表面上形成遮罩层，以及

ο通过初始衬底的未遮罩的剩余部分刻蚀穿孔。

·遮罩层包括多个遮罩元件，并且所述方法包括：将所述多个遮罩元件的总表面面积选择为小于初始衬底的剩余部分的暴露表面的总表面面积的百分之七十五(75)；