[发明专利]混合高速缓存

说明书

用于实现混合高速缓存的系统、装置以及方法。一种处理器可以包括混合L2/L3高速缓存，其允许所述处理器动态调整所述L2高速缓存的大小和所述L3高速缓存的大小。在一些实施方案中，所述处理器可以是多核处理器，并且可以存在划分为L2逻辑高速缓存和L3逻辑高速缓存以供核心使用的单个高速缓存。在一个实施方案中，所述处理器可以跟踪所述L2逻辑高速缓存和所述L3逻辑高速缓存的高速缓存命中率，并且基于所述高速缓存命中率调整所述L2逻辑高速缓存和所述L3逻辑高速缓存的大小。在另一个实施方案中，所述处理器可以基于所述处理器当前正在执行的应用程序调整所述L2逻辑高速缓存和所述L3逻辑高速缓存的大小。

背景

技术领域

本文所描述的实施方案涉及处理器，并且更具体地涉及利用处理器中的高速缓存。

现有技术描述

许多现代计算设备(例如，膝上型/台式计算机、智能电话、机顶盒、器具等)包括具有一个或多个高速缓存的处理子系统。高速缓存通常是位于处理子系统内或附近的较小的快速存取存储器电路，其可以用于存储从计算设备中存储器分级结构的较高级别(即，其他更大的高速缓存和/或存储器)检索的数据，以使得能够更快地访问所存储的数据。

一般来讲，计算机系统的主存储器在页面级别粒度下具有存储器组织。通常，页面可以是四千字节(KB)页面，但是可以针对特定实现方式定义任何其他大小的页面。高速缓存存储器组织通常处于高速缓存行级别粒度。高速缓存行是存储在连续的存储器位置中的一组字节，出于一致性目的，它们被视为单元。如本文所用，术语“高速缓存行”和“高速缓存块”中的每一个是可互换的。高速缓存行中的字节数可以根据设计选择而变化，并且可以具有任何大小。

现代处理器常常采用多级高速缓存分级结构。例如，对于多核处理器，每个核心可以包括用于存储数据和/或指令的一级(L1)高速缓存。多级高速缓存分级结构通常还包括每核心的专用二级(L2)高速缓存和在核心间共享的较大三级(L3)高速缓存。处理器可以执行许多不同类型的应用程序，所述应用程序具有不同数量的待处理的数据和不同的数据访问模式。一些应用程序可以处理大量数据，而其他应用程序可以通过逐步修改相同部分的数据来处理少量数据。然而，使用常规的多级高速缓存分级结构可导致一些应用程序由处理器以低于最佳效率的方式执行。

概述

设想用于实现混合高速缓存的系统、装置以及方法。

在各种实施方案中，多核处理器可以包括多级高速缓存分级结构。处理器可以具有高速缓存组织，其有效地将高速缓存分级结构的第一级别和第二级别一起组合为单个高速缓存，然后对单个高速缓存进行逻辑划分以供每个核心使用。在各种实施方案中，高速缓存逻辑划分为二级(L2)高速缓存和三级(L3)高速缓存，其中每个核心分配有给定的L2高速缓存和L3高速缓存。在各种实施方案中，高速缓存分级结构的第一级别和第二级别的大小可以静态设置或动态调整。

例如，逻辑高速缓存的大小可以在生产时固定。在其他实施方案中，逻辑高速缓存的大小可以基于当前运行条件而动态调整。例如，处理器可以执行第一应用程序，所述第一应用程序将以较小的L2高速缓存为代价从较大的L3高速缓存中受益。当执行第一应用程序时，处理器可以减小L2高速缓存的大小并增大L3高速缓存的大小。随后，处理器可以从执行第一应用程序切换到执行第二应用程序，并且处理器可以确定或接收第二应用程序将以较小的L3高速缓存为代价从较大的L2高速缓存中受益的指示。因此，处理器然后可以减小L3高速缓存的大小并增大L2高速缓存的大小。