[实用新型]包括硅通孔的芯片

说明书

技术领域

本实用新型总体上涉及制造硅通孔(through silicon via，简称TSV)的方法和包括硅通孔的芯片，这种硅通孔可以广泛地应用于芯片之间的互连和叠层芯片的封装技术中，以便于形成3D封装结构。

背景技术

近年来，计算机、通讯、汽车电子、航空航天工业和其他消费类产品对微电子封装提出了很高的要求，即更小、更薄、更轻、高可靠、多功能、低功耗和低成本。这促使更高密度的三维叠层封装技术不断涌现。三维叠层封装可以分为封装体的堆叠和硅晶片的堆叠。目前，封装体的堆叠技术可以通过堆叠薄小外形封装(TSOP)或堆叠基于传统封装技术的芯片尺寸封装(CSP)来获得。然而，芯片之间较长的互连线限制了封装体三维堆叠的高频性能。硅晶片的堆叠技术通过在硅晶片上制作出许多垂直的互连通孔来实现不同芯片之间的电互连。由于芯片间更短的互连线，所以圆片级三维集成能够减小互连线的延迟。此外，相当数量的MEMS(微机电系统)器件带有立体结构，需要进行气密性封装，但普通的气密性封装不仅成本高，难以引出MEMS器件的信号线。为此，以硅晶片作为MEMS封装的封帽并在其上制作出垂直互连通孔以引出信号线的方式能够较好地解决该问题，并能为MEMS提供圆片级封装和更好的频率特性。从以上发展趋势可得知，穿透性硅通孔(TSV)互连技术的应用范围正在不断地拓展。

相对于以往的软铅焊、丝焊和芯片凸点倒装技术而言，TSV技术被称为第四代封装技术，在芯片和芯片之间、晶圆和晶圆之间制作垂直导通从而实现芯片间互连，具有众多的优点。例如，TSV可以大幅提高电子元器件的集成度，减少封装的几何尺寸，可以大幅缩短电互连的长度，进而降低寄生电容和耗电量，可以将不同的功能芯片(如射频、内存、逻辑、数字和MEMS等)集成在一起，实现电子元器件的多功能化，还可以降低成本，在成熟条件下比2D封装更具成本效益。由于硅的导电性，必须在TSV的硅衬底与导体层(如铜层)之间形成电绝缘层。硅通孔内的电绝缘层一般使用SiO₂，因为其在硅通孔内制作方便且与IC工艺兼容。可是，Cu在SiO₂介质中扩散速度很快，易使其介电性能严重退化；Cu对半导体的载流子具有很强的陷阱效应；Cu扩散到半导体本体材料中将严重影响半导体器件的电性特征；而且Cu与SiO₂的粘附强度较差。因此，仅有绝缘层是不够的，还必须在硅衬底与导体层之间淀积一层扩散阻挡层，以防止铜扩散并提高导体层的粘附强度。此外，对于多晶硅导电层和导电胶而言基本不存在铜扩散的问题，只需电绝缘层就能够满足硅通孔互连的要求。

现有技术的硅通孔制作过程大体上包括以下步骤：通过刻蚀或激光熔化在硅晶片中形成通孔；通过PECVD(等离子增强化学气相淀积)来淀积氧化层(如SiO₂层)，例如可以使用硅烷(SiH₄)或TEOS(硅酸乙酯)通过CVD(化学气相淀积)工艺沉积获得；通过磁控溅射、蒸镀或CVD工艺淀积阻挡层/籽晶层；通过电化学反应往通孔中淀积铜金属，在此一般采用电镀铜方法；通过化学机械抛光或研磨、刻蚀工艺来去除平坦表面上的铜金属。在阻挡层/籽晶层的制作过程中，现有的溅射技术在制造小孔径、高厚径比的硅通孔时，很难完成通孔内的完整成膜，导致后续无法电镀。硅通孔的深宽比通常大于7:1，甚至高达12:1~15:1，常规的磁控溅射技术难以在高深宽比通孔的侧壁上淀积连续的导体层，设备厂商为此开发了高离子化金属等离子磁控溅射技术。然而，这些溅射技术均未能改变溅射粒子能量低、均匀性欠佳的问题，导致膜层经常存在缺陷，在后续电镀铜层时出现空洞。此外，溅射法制作的阻挡层和籽晶层与硅晶片之间的结合不牢固，导致硅通孔内的导体层容易脱落。

实用新型内容

本实用新型是鉴于上述问题而作出的，其目的在于，提供一种制造硅通孔的方法和包括硅通孔的芯片，其中阻挡层和籽晶层与硅晶片之间的结合较为牢固，硅通孔内的导体层不容易脱落。

本实用新型的第一技术方案为一种制造硅通孔的方法，其包括以下步骤：在硅晶片中形成通孔(步骤S1)；在通孔的孔壁上形成绝缘层(步骤S2)；在绝缘层上形成扩散阻挡层(步骤S3)；在扩散阻挡层上形成籽晶层(步骤S4)；以及在籽晶层上形成导体层(步骤S5)，其中，步骤S3包括通过离子注入将第一材料注入到绝缘层的表面下方以形成第一离子注入层，步骤S4包括通过离子注入将第二材料注入到扩散阻挡层的表面下方以形成第二离子注入层。