[实用新型]静电放电装置

说明书

相关申请的交叉引用

本申请要求2015年7月6日提交的美国申请No.62/189,104和2015年9月15日提交的美国申请No.62/218,829的优先权的利益，这两者在此通过引用其整体并入本文。

技术领域

本申请涉及一种半导体装置，更具体的，涉及一种静电放电装置。

背景技术

半导体行业已经利用各种方法和结构来形成静电放电(ESD)保护装置。根据一项国际规范(通常被称为IEC61000-4-2(2级)的国际电工委员会(IEC)规范)，期望ESD装置在大约1纳秒内对高输入电压和电流作出响应(IEC的地址是3，rue de Varembe，1211Geneve 20，Switzerland)。

现有ESD装置中的一些使用与P-N结二极管组合的齐纳二极管。在多数情况下，装置结构具有高电容，电容一般大于约一到六(1到6皮法)。高电容限制了ESD装置的响应时间并且也是连接到ESD装置的装置的负载。一些现有ESD装置在穿通(punch-through)模式下操作，该模式要求装置具有非常薄且被精确控制的外延层(一般小于约2微米)，且更求在外延层中进行低掺杂。这些结构通常使得难以精确控制ESD装置的钳位电压且尤其难以控制低钳位电压，诸如小于约10伏(10V)的电压。

因此，期望具有这样一种静电放电(ESD)装置，其具有低电容、具有快速响应时间、对正ESD事件和负ESD事件都作出反应、具有被良好控制的钳位电压、在制造中易于控制以及具有可以控制为从低电压到高电压的电压范围内的钳位电压。

实用新型内容

为了解决上述以及其他问题，本公开提供了一种静电放电装置ESD装置，其特征在于：所述ESD装置包括：第一导电类型的半导体衬底；所述第一导电类型的第一半导体区域，其中所述第一半导体区域基本上覆盖所述半导体衬底的全部；第二导电类型的第一掺杂区域，其中所述第一掺杂区域和所述第一半导体区域一起形成齐纳二极管；所述第二导电类型的第二半导体区域，所述第二半导体区域设置在所述第一半导体区域的一部分上以及设置在所述第一掺杂区域的一部分上，其中所述第二半导体区域的峰值掺杂浓度小于所述半导体衬底的峰值掺杂浓度；所述第一导电类型的第二掺杂区域，所述第二掺杂区域设置在所述第二半导体区域中并覆于所述第一掺杂区域上，其中所述第二掺杂区域与所述第一半导体区域隔开至少两微米；所述第二导电类型的第三掺杂区域，所述第三掺杂区域设置在所述第二半导体区域中并覆于所述第一半导体区域上，其中所述第三掺杂区域与所述第一半导体区域隔开至少两微米；所述第一导电类型的第四掺杂区域，所述第四掺杂区域设置在所述第二半导体区域中并覆于所述第三掺杂区域上，其中所述第三掺杂区域、所述第四掺杂区域与所述第一半导体区域一起形成P-N-P结；以及第一隔离沟槽，所述第一隔离沟槽从所述第二半导体区域的顶面延伸并进入所述第一半导体区域，其中所述第一隔离沟槽围绕所述第二掺杂区域的外周界和所述第一掺杂区域的至少一部分，并且其中所述第一隔离沟槽不围绕所述第三掺杂区域和所述第四掺杂区域。

根据本公开的一方面，所述第一导电类型是P型导电性而所述第二导电类型是N型导电性。

根据本公开的一方面，所述P-N-P结具有约1V至约30V的集电极-发射极电压。

根据本公开的一方面，所述第二掺杂区域和所述第二半导体区域一起形成二极管，并且其中所述二极管的击穿电压大于所述P-N-P结的击穿电压。

根据本公开的一方面，所述半导体衬底的峰值掺杂浓度为至少约1×10¹⁹原子/cm³。

根据本公开的一方面，所述第一半导体区域的恒定掺杂浓度为约1×10¹⁶原子/cm³到约1×10²⁰原子/cm³。

根据本公开的一方面，所述第二掺杂区域的峰值掺杂浓度为至少约1×10¹⁹原子/cm³。

根据本公开的一方面，所述第三掺杂区域的峰值掺杂浓度为至少约1×10¹⁹原子/cm³。

根据本公开的一方面，所述第四掺杂区域的峰值掺杂浓度为至少约1×10¹⁹原子/cm³。