[发明专利]间隔件结构及其制造方法

说明书

技术领域

本揭露涉及一种间隔件结构以及一种其的成形加工方法。

背景技术

间隔件形成于金属-氧化物-半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)装置的栅电极旁边的介电结构。除了保护栅电极，间隔件也用以允许源极/漏极区和/或轻掺杂漏极(lightly doped drain，LDD)的形成。

在MOSFET装置中，漏电流必须减少以节省功率消耗。MOSFET装置中的漏电源为栅极诱导的漏极漏电(gate-induced drain leakage，GIDL)，其由在与栅电极重叠的漏极区表面的缺陷辅助能带间穿隧所造成。GIDL对许多因子敏感，例如栅介电体厚度、漏极区的掺杂物浓度、所施加栅极电压，以及间隔件宽度。除了GIDL之外，热载体也对间隔件宽度敏感。随着集成电路的复杂性与应用增加，对于抑制漏电流以及不同MOSFET装置间的热载体有更多的挑战。

发明内容

在一种示范性方面中，提供了一种用于制造间隔件结构的方法。所述方法包括下列操作。接收衬底。形成第一导电结构以及第二导电结构于所述衬底上方。形成第一图案化介电层，以覆盖所述第一导电结构以及暴露出所述第二导电结构。形成第二介电层，以覆盖所述第一图案化介电层以及所述第二导电结构的上表面及侧壁。去除放置于所述第一导电结构的上表面以及所述第二导电结构的所述上表面上方的所述第二介电层。放置于所述第一导电结构的所述侧壁上的所述第一图案化介电层以及所述第二介电层形成第一间隔件结构，以及放置于所述第二导电结构的所述侧壁上的所述第二介电层系形成第二间隔件结构。所述第一间隔件结构在宽度上大于所述第二间隔件结构。

在另一示范性方面中，提供了一种用于制造间隔件结构的方法。所述方法包括下列操作。提供衬底。放置第一栅极结构以及第二栅极结构于所述衬底上方。形成第一介电层，以覆盖所述第一栅极结构以及所述第二栅极结构。形成屏蔽层，以阻挡在所述第一栅极结构上方的所述第一介电层以及暴露出于所述第二栅极结构上方的所述第一介电层。蚀刻所述屏蔽层所暴露的所述第一介电层，以暴露出所述第二栅极结构。去除所述屏蔽层。形成第二介电层，以覆盖在所述第一栅极结构上方的所述第一介电层以及所述第二栅极结构。在没有屏蔽层下，蚀刻在所述第一栅极结构的上表面以及所述第二栅极结构的上表面上方的所述第二介电层。

在又另一方面中，提供了一种间隔件结构。所述间隔件结构包括衬底、第一导电结构、第一间隔件结构、第二导电结构、以及第二间隔件结构。所述第一导电结构放置于所述衬底上方。所述第一间隔件结构放置于所述第一导电结构的侧壁上。所述第二导电结构放置于所述衬底上方。所述第二间隔件结构放置于所述第二导电结构的侧壁上。所述第一间隔件结构包含比所述第二间隔件结构还多的介电层堆叠在侧向方向上，以及所述第一间隔件结构在宽度上大于所述第二间隔件结构。

附图说明

本揭露的方面将在与随附图式一同阅读下列详细说明下被最优选地理解。请注意为根据业界标准作法，各种结构未依比例绘制。事实上，为了使讨论内容清楚，各种结构的尺寸可刻意放大或缩小。

图1是根据本揭露的一些实施例绘示用于制造间隔件结构的方法的流程图。

图2A、2B、2C、2D、2E以及2F是根据本揭露的一些实施例在制造间隔件结构的各种操作的一者的剖面图。

图3是根据本揭露的一些替代实施例制造间隔件结构的剖面图。

图4A、4B、4C、4D、4E以及4F是根据本揭露的一些实施例在制造间隔件结构的各种操作的一者的剖面图。

图5A、5B、5C、5D以及5E是根据本揭露的一些实施例在制造间隔件结构的各种操作的一者的剖面图。

具体实施方式

下列揭露提供许多用于实施所提供目标的不同特征的不同实施例、或实例。为了简化本揭露，在下文描述组件及配置的具体实例。当然这些仅为实例而非意图为限制性。例如，在下面说明中，形成第一特征于第二特征上方或上可包括其中所述第一及第二特征经形成为直接接触的实施例，以及也可包括其中额外特征可形成在所述第一与第二特征之间而使得所述第一及第二特征不可直接接触的实施例。此外，本揭露可重复参考编号和/或字母于各种实例中。此重复是为了简单与清楚的目的且其本身并不决定所讨论的各种实施例和/或构形之间的关系。