[发明专利]集成电路封装件及其形成方法

说明书

技术领域

本发明的实施例涉及半导体领域，更具体地涉及集成电路封装件及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化该多个材料层，以在该多个材料层上形成电路组件和元件。通常，在单个半导体晶圆上制造数十或数百的集成电路。通过沿着划割线锯切集成电路来分割单独的管芯。然后，将单个的管芯单独封装在多芯片模块中，或封装在其他类型的封装件中。

由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，所以半导体工业经历了快速发展。在很大程度上，集成度的这种提高源自于最小部件尺寸的不断减小(例如，将半导体工艺节点朝向亚20nm节点缩小)，这允许更多的组件集成在给定区域内。随着对小型化的需求，近来已经发展了更高速度和更大带宽以及更低功耗和延迟，已经产生了对用于半导体管芯的一种更小且更富创造性的封装技术的需要。

随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例如，三维集成电路(3DIC))作为有效替代以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多的半导体晶圆可以安装或堆叠在彼此的顶部上以进一步降低半导体器件的形状因数。叠层封装(POP)器件是一种类型的3DIC，其中，封装管芯并且然后将管芯与另一封装的一个管芯或多个管芯封装在一起。封装件上芯片(COP)器件是另一种类型的3DIC，其中，封装管芯并且然后将管芯与另一管芯或多个管芯封装在一起。

发明内容

本发明的实施例提供了一种形成集成电路封装件的方法，包括：将第一管芯和第二管芯附接至载体，所述第一管芯具有第一接触焊盘，所述第二管芯具有第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘具有不同的结构；在所述第一管芯和所述第二管芯上方形成释放层；在所述载体和所述释放层之间注射包封剂；以及在所述第一管芯、所述第二管芯和所述包封剂上方形成一个或多个再分布层(RDL)，所述第一接触焊盘和所述第二接触焊盘与所述一个或多个再分布层电接触。

本发明的实施例还提供了一种形成集成电路封装件的方法，包括：将第一管芯的第一侧附接至载体，所述第一管芯具有：位于所述第一管芯的第二侧上的第一接触焊盘，所述第一管芯的所述第二侧与所述第一管芯的所述第一侧相对；和位于所述第一管芯的所述第二侧上的第一绝缘层，通过所述第一绝缘层中的开口暴露所述第一接触焊盘的至少一部分；将第二管芯的第一侧附接至所述载体，所述第二管芯具有：贯通孔，所述贯通孔从所述第二管芯的所述第一侧延伸至所述第二管芯的第二侧，所述第二管芯的所述第二侧与所述第二管芯的所述第一侧相对；位于所述第二管芯的所述第二侧上的第二绝缘层，所述贯通孔的至少一部分延伸穿过所述第二绝缘层；和位于所述第二绝缘层上方的第二接触焊盘，所述第二接触焊盘接触所述贯通孔；将释放层层压在所述第一接触焊盘、所述第二接触焊盘、所述第一绝缘层和所述第二绝缘层的顶面上方；在所述载体和所述释放层之间、以及在所述第一管芯和所述第二管芯之间的间隙中注射第一包封剂；以及在所述第一管芯、所述第二管芯和所述第一包封剂上方形成一个或多个再分布层(RDL)，所述第一接触焊盘和所述第二接触焊盘与所述一个或多个再分布层电接触。

本发明的实施例还提供了一种集成电路封装器件，包括：一个或多个再分布层(RDL)；第一管芯，位于所述一个或多个再分布层的第一侧上，所述第一管芯包括嵌在第一绝缘层中的第一接触焊盘，所述一个或多个再分布层的导电部件延伸穿过所述第一绝缘层并且接触所述第一接触焊盘；第二管芯，位于所述一个或多个再分布层的所述第一侧上，所述第二管芯包括：贯通孔，延伸穿过第二绝缘层；和第二接触焊盘，位于所述第二绝缘层上方，所述第二接触焊盘接触所述贯通孔，所述一个或多个再分布层的第三绝缘层的至少一部分沿着所述第二接触焊盘的侧壁延伸；以及第一包封剂，位于所述一个或多个再分布层的所述第一侧上，所述第一包封剂的至少一部分插在所述第一管芯和所述第二管芯之间。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。