[发明专利]鳍片型场效应晶体管

说明书

技术领域

本发明实施例涉及一种鳍片型场效应晶体管。

背景技术

半导体集成电路(integrated circuit；IC)行业已经历快速发展。IC材料以及设计的技术进展已生产数代IC，其中每一代具有比前一代小且更复杂的电路。在IC演进过程中，一般来说，增加功能密度(即，每芯片面积的互连器件的数目)，同时减小几何图形大小(即，可使用制造过程产生的最小组件(或线路))。此按比例缩小过程通常通过增加生产效率和降低相关联成本来提供益处。

此按比例缩小亦提高了加工及制造IC的复杂度，且对于这些待实现的进展，需要IC加工及制造的类似发展。举例来说，已经引入例如鳍片型场效应晶体管(fin-type field-effect transistor；FinFET)的三维晶体管以代替平面晶体管。尽管现有FinFET器件以及形成FinFET器件的方法已经充分满足一般预期目的，但是他们并非在所有方面令人完全满意。

发明内容

根据本发明的实施例，鳍片型场效应晶体管包含衬底、绝缘体、第一栅极、第二栅极、开口以及第一介电层。所述衬底包含第一半导体鳍片、第二半导体鳍片以及第一半导体鳍片与第二半导体鳍片之间的沟槽。绝缘体配置在沟槽中。第一栅极配置在第一半导体鳍片上。第二栅极配置在第二半导体鳍片上。开口配置在第一栅极与第二栅极之间。第一介电层配置在开口中以将第一栅极与第二栅极电绝缘，其中第一介电层包含配置在其中的气隙。

附图说明

当结合附图阅读时，从以下实施方式最好地理解本发明的各方面。应注意，根据产业中的标准实践，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1说明根据本发明的一些实施例的制造FinFET的方法的流程图；

图2A至图2L为根据本发明的一些实施例的制造FinFET的方法的透视图；

图3为根据本发明的一些实施例的FinFET的透视图。

具体实施方式

以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开内容。当然，这些组件和布置仅为实例且并不希望为限制性的。例如，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征和第二特征直接接触地形成的实施例，且还可包含额外特征可在第一特征与第二特征之间形成使得第一特征和第二特征可不直接接触的实施例。另外，本发明可能在各个实例中重复参考数字和/或字母。此重复是出于简化及清楚的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外，例如“在……下”、“在……下方”、“下部”、“在……上方”、“上部”及类似者的空间相对术语为易于描述可用于本文中，以描述如图中所说明的一个构件或特征与另一构件或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的器件的不同定向。设备可以其它方式定向(旋转90度或在其它定向处)，且本文中所使用的空间相关描述词同样地可相应地进行解释。

图1说明根据本发明的一些实施例的制造FinFET的方法的流程图。参考图1，所述方法至少包含步骤S10、步骤S20、步骤S30、步骤S40以及步骤S50。首先，在步骤S10中，图案化衬底以形成第一半导体鳍片、第二半导体鳍片以及第一半导体鳍片与第二半导体鳍片之间的沟槽。随后，在步骤S20中，在沟槽中形成绝缘体。在步骤S30中，分别在第一半导体鳍片及第二半导体鳍片上形成第一虚设栅极及第二虚设栅极，其中在第一虚设栅极与第二虚设栅极之间形成开口。在步骤S40中，在开口中形成介电层，其中所述介电层形成有配置在其中的气隙(formed with an air gap therein)。在步骤S50中，分别使用第一栅极及第二栅极替换第一虚设栅极及第二虚设栅极，其中通过在其中包含气隙的第一介电层将第一栅极及第二栅极电绝缘。

图2A为在制造方法的各个阶段中的一个阶段处的FinFET的透视图。在图1的步骤10中且如图2A所示，提供衬底200。在一些实施例中，衬底200包含第IV族元素或第III-V族半导体化合物，例如，Si、Ge、SiGe、GaAs、InAs、InGaAs或其类似物。在一些实施例中，衬底200包含硅衬底、绝缘体上硅(silicon-on-insulator；SOI)衬底或由其它合适的半导体材料构成的衬底。取决于设计要求，衬底200可为P型衬底或N型衬底且其中可具有掺杂区。掺杂区可经配置用于N型FinFET器件或P型FinFET器件。