[发明专利]形成图案的方法

说明书

本发明公开一种形成图案的方法，可解决不同图案密度的区域于自对准双倍图案(self‑aligned‑doubled patterning,SADP)制作工艺中产生的负载效应而导致的问题，主要于第二材料层厚度较薄的区域上额外形成一第三材料层，以于回蚀刻制作工艺中作为第二材料层的回蚀刻缓冲层，可减少第二材料层厚度较薄的区域于该回蚀刻制作工艺中的移除量。

技术领域

本发明涉及半导体制作工艺领域，特别涉及一种图案化方法。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)，以及控制电路所在的周边区(peripheral area)。控制电路可通过横跨阵列区并与每一个存储单元电连接的字符线(word line,WL)与位线(bit line,BL)，定位(addressing)至每一存储单元并控制其数据的存取。为了提高动态随机存取存储器的集成度，微缩存储单元特征尺寸(featuresize)的同时也发展出可排列得更紧密的阵列结构，例如，将存储器阵列的字符线或位线设置在晶片表面之下，形成埋藏式字符线(buried wordline)或埋藏式位线(buriedbitline)。

多重图案化(multi-patterning)制作工艺是利用多层光掩模的对准叠合，在一材料层中形成目标图案。多重图案化制作工艺中常包含自对准双倍图案(self-aligned-doubled patterning,SADP)技术，或称为侧壁图案转移(sidewall image transfer,SIT)技术，是目前先进制作工艺中用来制作紧密阵列图案的主流技术。SADP制作工艺的特征在于，以第一次图案化制作工艺制作出具两倍间距(double pitch)的心轴(mandrel)结构后，接着在心轴结构两侧形成间隙壁。后续，可移除心轴结构并留下间隙壁作为掩模，蚀刻未被间隙壁覆盖的下方材料层，或者，可形成另一材料层填满心轴结构之间剩余的间隙后，移除间隙壁而形成间隙，作为蚀刻通道蚀刻自间隙暴露出来的下方材料层。后续，可进行第二次或更多次图案化制作工艺，切割或部分移除由间隙壁或心轴结构定义的图案。如此一来，即可制作出具有目标间距(pitch)的图案，换句话说，与第一次图案化制作工艺所定义的图案(即心轴结构)相比，具有倍增(doubled)的图案密度。

上述采用SADP技术的多重图案化制作工艺也被广泛用来制作动态随机存取存储器，特别是用来制作排列紧密的存储器阵列的主动区。然而，由于存储器分野明显的阵列区和周边区之间，具有显著的图案密度(pattern density)差异，会在采用SADP的制作工艺中产生负载效应(loading effect)而造成实行上的困难，例如遮蔽层厚度太薄无法提供足够的抵挡效果，或者遮蔽层太厚而导致残留或形成非预期的细微图形，造成缺陷(defect)。因此，本领域仍需提出一改良的制作方法，以克服上述问题。

发明内容

本发明目的在于提供一种图案化方法，可克服采用SADP技术时，由于密集图案区和宽松图案区(例如存储器的阵列区和周边区)之间的图案密度差异而产生的负载效应及其导致的问题。

根据本发明一实施例的图案化方法，首先，提供一基底，包含相邻的一阵列区以及一周边区。接着，在基底上形成一硬掩模层，并于该硬掩模层上形成一第一材料层。然后，图案化该第一材料层，以于该阵列区形成多条第一材料结构，并完全移除该周边区的该第一材材料层。形成一牺牲层，至少覆盖各该第一材料结构的侧壁。后续，形成一第二材料层，完全覆盖该阵列区以及该周边区，并且于该周边区的该第二材料层上形成一第三材料层。接着，进行一回蚀刻制作工艺，以移除该阵列区的部分该第二材料层直至暴露出该牺牲层，以及移除至少部分该周边区的该第三材料层。移除该暴露的牺牲层，形成多条位于该第二材料层与该第一材料结构之间的间隙。然后，自该多条间隙蚀刻该硬掩模层，图案化该阵列区的该硬掩模层。