[发明专利]阵列基板、显示面板、阵列基板制作方法

权利要求书

1.一种阵列基板，其特征在于，包括：

第一基板；

位于所述第一基板第一侧的多条扫描线；

覆盖所述扫描线的第一绝缘层，所述第一绝缘层至少包括一层氮化硅层，且所述第一绝缘层中具有多个贯穿所述第一绝缘层的刻缝，所述刻缝仅贯穿所述第一绝缘层；

位于所述第一绝缘层背离所述扫描线一侧的多条数据线，所述多条数据线与所述多条扫描线交叉设置限定出多个子像素区域，所述子像素区域包括开口区和包围所述开口区的遮光区；

其中，所述第一绝缘层在所述第一基板上的投影至少覆盖所述扫描线和所述数据线的交叠区域在所述第一基板上的投影，且所述刻缝在所述第一基板上的投影覆盖所述开口区在所述第一基板上的投影，以通过去除各所述子像素区域中所述开口区的第一绝缘层，来避免由于所述第一绝缘层中的氮化硅层的刻蚀过程难以控制而导致各所述子像素区域中开口区的第一绝缘层厚度不均现象。

2.根据权利要求1所述的阵列基板，其特征在于，所述多个贯穿所述第一绝缘层的刻缝的延伸方向相互平行。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一绝缘层在所述第一基板上的投影完全覆盖所述扫描线在所述第一基板上的投影；所述刻缝的延伸方向平行于所述扫描线的延伸方向。

4.根据权利要求2所述的阵列基板，其特征在于，所述第一绝缘层在所述第一基板上的投影完全覆盖所述数据线在所述第一基板上的投影；所述刻缝的延伸方向平行于所述数据线的延伸方向。

5.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层还包括至少一层氧化硅层。

6.根据权利要求5所述的阵列基板，其特征在于，所述第一绝缘层为一层所述氮化硅层和一层所述氧化硅层的堆叠结构。

7.根据权利要求5所述的阵列基板，其特征在于，所述第一绝缘层为包括两层所述氧化硅层和位于所述两层所述氧化硅层之间的一层所述氮化硅层的堆叠结构。

8.根据权利要求5所述的阵列基板，其特征在于，所述第一绝缘层为包括两层所述氮化硅层和位于所述两层所述氮化硅层之间的一层所述氧化硅层的堆叠结构。

9.根据权利要求5-8任一项所述的阵列基板，其特征在于，所述第一绝缘层各处的厚度取值范围为300-900nm，包括端点值；一层所述氧化硅层的厚度取值范围为100-600nm，包括端点值；一层所述氮化硅层的厚度取值范围为100-600nm，包括端点值。

10.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

位于所述第一基板第一侧，与所述子像素区域一一对应且位于所述子像素区域内的薄膜晶体管，所述薄膜晶体管包括栅极、与所述栅极相绝缘的源极、漏极以及连接所述源极和所述漏极的有源层，其中，所述栅极与所述扫描线位于同一层且电连接，所述源极与所述数据线电连接，所述漏极与其对应所述子像素区域的像素电极电连接；且所述源极、所述漏极与所述数据线位于同一层，所述源极通过第一过孔与所述有源层电连接，所述漏极通过第二过孔与所述有源层电连接。

11.根据权利要求10所述的阵列基板，其特征在于，所述有源层位于所述扫描线背离所述数据线一侧。

12.根据权利要求11所述的阵列基板，其特征在于，所述有源层包括：与所述源极电连接的源区、与所述漏极电连接的漏区，以及位于所述源区和所述漏区之间的沟道区；

所述阵列基板还包括：位于所述扫描线朝向所述第一基板一侧的遮光结构，以及位于所述遮光结构与所述扫描线之间的缓冲层，其中，所述遮光结构在所述第一基板上的投影至少覆盖所述沟道区在所述第一基板上的投影。