[发明专利]存储器系统及其操作方法

说明书

根据本公开的一种半导体存储器装置包括：存储器单元阵列，其包括多个平面；命令处理单元，其配置为基于从外部控制器接收的外部命令生成通过多个平面中的至少一个平面待执行的内部命令；以及状态寄存器，其配置为根据执行内部命令的结果通过包括在外部命令中的标签来存储外部命令的状态信息。

相关申请的交叉引用

本申请要求于2016年7月8日提交的申请号为10-2016-0086785的韩国专利申请的优先权，其通过整体引用并入本文。

技术领域

本公开的各种实施例涉及一种电子装置，并且更特别地，涉及一种存储器系统及其操作方法。

背景技术

存储器系统广泛地用作用于诸如计算机、数码相机、MP3播放器和智能电话的数字装置的数据存储装置。这种存储器系统可包括存储数据的半导体存储器装置和用于控制半导体存储器装置的控制器。数字装置的每一个作为存储器系统的主机操作，并且控制器在主机和半导体存储器装置之间传输命令和数据。

半导体存储器装置是使用诸如硅(Si)、锗(Ge)、锗化硅(SiGe)、砷化镓(GaAs)、磷化铟(InP)等的半导体实现的存储器装置。半导体存储器装置通常分类为易失性存储器装置和非易失性存储器装置。

易失性存储器装置是其中存储在其中的数据在断电时丢失的存储器装置。易失性存储器装置的代表性示例包括静态随机存取存储器(RAM)(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置是其中存储在其中的数据即使在断电时也保持的存储器装置。非易失性存储器装置的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。闪速存储器分类为NOR型存储器和NAND型存储器。

发明内容

本公开的各种实施例涉及一种具有较简单的闪速存储器接口的存储器系统及其操作方法。

本公开的一个实施例提供一种半导体存储器装置，其包括：存储器单元阵列，其包括多个平面；命令处理单元，其配置为基于从外部控制器接收的外部命令生成通过多个平面中的至少一个平面待执行的内部命令；以及状态寄存器，其配置为根据执行内部命令的结果通过包括在外部命令中的标签来存储外部命令的状态信息。

本公开的另一个实施例提供一种包括划分成多个平面的存储器单元阵列的半导体存储器装置的操作方法，该操作方法包括：将从控制器接收的外部命令输入至第一命令队列；解码输入至第一命令队列的外部命令并且将解码的外部命令输入至第二命令队列；基于输入至第二命令队列的解码的命令生成用于多个平面中的至少一个平面的内部命令；以及根据生成的内部命令对至少一个平面执行操作。

本公开的又一个实施例提供一种用于控制包括划分成多个平面的存储器单元阵列的半导体存储器装置的控制器，该控制器包括：命令生成单元，其配置为响应于从外部主机接收的请求生成用于半导体存储器装置的命令并且添加用于识别生成的命令的标签；命令队列，其配置为输入生成的命令和标签；以及存储器控制单元，其配置为将外部命令传输至半导体存储器装置，外部命令包括输入至命令队列的命令和标签。

本公开的再一个实施例提供一种用于控制半导体存储器装置的控制器的操作方法，其包括：接收来自主机的用于半导体存储器装置的请求；生成对应于请求的命令；生成通过将标签添加至命令形成的外部命令，标签被提供以识别命令；以及将生成的外部命令传输至半导体存储器装置。

附图说明

通过参照附图详细描述本发明的各种实施例，本发明的以上和其它特征及优点对于本发明所属领域的技术人员将变得更显而易见，其中：

图1是示出根据本公开的实施例的联接至主机的存储器系统的框图；