[发明专利]一种半导体器件及其制备方法

说明书

本发明涉及半导体及半导体制备技术领域，具体而言，涉及一种半导体器件及其制备方法。所述半导体器件包括：衬底、位于所述衬底一侧的缓冲层、位于所述缓冲层远离所述衬底一侧的沟道层，以及位于所述沟道层远离所述缓冲层一侧的势垒层。其中，所述缓冲层包括位于所述衬底一侧且含有掺杂杂质的高阻缓冲层，所述高阻缓冲层包括刻蚀掉富集于所述高阻缓冲层远离所述衬底一侧的掺杂杂质后形成的刻蚀区。在本发明提供的半导体器件，通过对含有掺杂杂质的高阻缓冲层表面进行刻蚀，解决了掺杂杂质在高阻缓冲层一侧的表面生长的非掺杂沟道层中的拖尾效应，抑制了半导体器件特性退化。

技术领域

本发明涉及半导体及半导体制备技术领域，具体而言，涉及一种半导体器件及其制备方法。

背景技术

半导体材料GaN由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，GaN材料比Si和GaAs更适合于制备高温、高频、高压和大功率器件，因此GaN基电子器件具有很好的应用前景。在横向器件中，为了抑制缓冲层泄漏电流，得到较好的器件开关特性，要求GaN缓冲层半绝缘或者高阻。在垂直器件中，为了更好的限制电流需要，同样要求GaN缓冲层半绝缘或者高阻。

要获得高阻氮化物材料，一种方法是生长本征材料，费米能级位于禁带中央；另一种方法是采用补偿的办法减小背景电子浓度，使费米能级接近中央。对GaN材料来说，生长本征材料，工艺上极难实现，分子束外延(Molecular Beam Epitaxy，MBE)和有机金属化学汽相淀积(Metal Organic Chemical Vapor Deposition，MOCVD)工艺生长的非故意掺杂GaN薄膜一般为N型，背景电子浓度很高，所以只能采用补偿的方法降低背景电子浓度，得到高阻GaN外延材料。常用的方法有：通过引入高密度的穿透位错，这些位错能够形成陷阱，俘获背景电子或者控制生长条件实现高浓度C掺杂，C杂质在GaN体内替代N原子作为受主杂质，补偿一部分由氧杂质引入的背景电子。但是高密度位错对于生长在GaN高阻层之上的外延层通常是不希望看到的，不仅仅会直接影响输运特性，而且会影响表面形貌以及异质结构界面的粗糙度，另外还可能使器件可靠性降低。此外，实现高浓度C掺杂需要低压、低温等生长条件，通常也会引入大量位错。

因此，通过向GaN体内掺入补偿性的杂质形成稳定受主无疑是一种好的选择，这种杂质要么能够在GaN内部形成空穴，中和多余的电子，要么就是能够在GaN体内形成深能级陷阱，俘获背景电子。通过掺杂引入受主杂质，例如Fe和Mg。由于Mg的激活效率远低于Fe，因此最常用的掺杂杂质为Fe。Fe在GaN中形成深受主能级成为电子陷阱，可以补偿未掺杂生长的GaN中的自由电子形成半绝缘材料。在生长Fe掺杂GaN高阻缓冲层生长过程中Fe原子具有很强的驱动力替代Ga原子在表面富集。Fe源关闭后，开始生长非掺杂GaN沟道层时富集在表面的Fe一部分并入晶格一部分继续偏析到表面，随着厚度增加Fe掺杂浓度逐渐降低，即Fe在非掺杂GaN沟道层中的拖尾效应。在停止Fe源(浓度2E18cm^-3)通入腔体后，至少需要继续生长厚度为1.2μm的uGaN将Fe掺杂浓度降至背景浓度(1E16cm^-3)以下，不然，当Fe进入沟道层中形成深能级陷阱俘获电子将减少二维电子气(Two Dimensional Electron Gas，2DEG)浓度以及形成杂质散射降低迁移率。也就是说，缓冲层掺Fe最初针对改善器件的特性可能会与预期的结果相反，降低器件的特性。