[发明专利]一种半导体器件及其制备方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底；

位于所述衬底一侧的缓冲层；

位于所述缓冲层远离所述衬底一侧的沟道层；以及

位于所述沟道层远离所述缓冲层一侧的势垒层；

其中，所述缓冲层包括：

位于所述衬底一侧且含有掺杂杂质的高阻缓冲层，所述高阻缓冲层包括刻蚀掉富集于所述高阻缓冲层远离所述衬底一侧的掺杂杂质后形成的刻蚀区，其中，所述掺杂杂质为Fe。

2.根据权利要求1所述的半导体器件，其特征在于，所述缓冲层还包括：

从所述高阻缓冲层远离所述衬底一侧的表面生长而成的外延层，所述外延层填充于所述刻蚀区，或所述外延层填充于所述刻蚀区并覆盖所述高阻缓冲层远离所述衬底一侧的表面。

3.根据权利要求2所述的半导体器件，其特征在于，所述刻蚀区的刻蚀深度在5nm至50nm之间，所述外延层的厚度在50nm至500nm之间。

4.根据权利要求1-3任意一项所述的半导体器件，其特征在于，所述高阻缓冲层的厚度在0.5μm至2μm之间。

5.根据权利要求1-3任意一项所述的半导体器件，其特征在于，所述Fe的浓度在1E17cm^-3至2E20cm^-3之间。

6.根据权利要求2或3所述的半导体器件，其特征在于，所述外延层由氮化物材料生长而成，所述氮化物材料包括GaN、AlN、InAlN、AlGaN、InAlGaN中的至少一种。

7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述衬底和高阻缓冲层之间的成核层。

8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述势垒层远离所述沟道层一侧的帽层。

9.一种半导体器件的制备方法，其特征在于，所述方法包括：

提供一衬底；

在衬底一侧形成含有掺杂杂质的高阻缓冲层；

对所述高阻缓冲层远离所述衬底的一侧进行刻蚀，去除富集的掺杂杂质形成刻蚀区，其中，所述掺杂杂质为Fe；

在位于外延层远离衬底一侧形成沟道层；

在位于沟道层远离外延层一侧形成势垒层。

10.根据权利要求9所述的半导体器件的制备方法，其特征在于，对所述高阻缓冲层远离所述衬底的一侧进行刻蚀，去除富集的掺杂杂质形成刻蚀区的步骤之后，所述方法还包括：

从所述高阻缓冲层的刻蚀区一侧生长形成外延层，使所述外延层填充于所述刻蚀区，或使所述外延层填充于所述刻蚀区并覆盖所述高阻缓冲层远离所述衬底一侧的表面。

11.根据权利要求9或10所述的半导体器件的制备方法，其特征在于，在衬底一侧形成含有掺杂杂质的高阻缓冲层的步骤之前，所述方法还包括：

在衬底一侧形成成核层，所述成核层位于所述衬底和高阻缓冲层之间；

在位于沟道层远离外延层一侧形成势垒层的步骤之后，所述半导体器件的制备方法还包括：

在势垒层远离所述沟道层一侧形成帽层。

12.根据权利要求9或10所述的半导体器件的制备方法，其特征在于，所述在衬底一侧形成含有掺杂杂质的高阻缓冲层的步骤，包括：

向制备炉反应腔室内通入NH₃、TMGa和CP₂Fe源，生长形成高阻缓冲层，其中，Fe的浓度在1E17cm^-3至2E20cm^-3之间，生长温度在900℃至1100℃之间；

高阻缓冲层生长形成之后，关闭TMGa和CP₂Fe源，并对所述高阻缓冲层进行降温。