[发明专利]一种小数分频频率综合器及小数分频方法

权利要求书

1.一种小数分频频率综合器，其特征在于，包括依次连接并构成锁相环的压控振荡器、预分频电路、多模分频器、时钟加抖电路、鉴频鉴相器、电荷泵以及环路滤波器；其中，所述预分频电路输出的两路信号中，一路信号输入所述多模分频器中，另一路信号作为采样触发信号输入所述时钟加抖电路中；所述时钟加抖电路的输出信号与预设参考时钟信号共同输入所述鉴频鉴相器中；所述鉴频鉴相器的输出信号控制所述电荷泵向所述环路滤波器注入或者收取电流，以调节提供给所述压控振荡器的控制电压。

2.根据权利要求1所述的小数分频频率综合器，其特征在于，所述小数分频频率综合器还包括与所述多模分频器相连的Delta-sigma调制器，所述Delta-sigma调制器采用MASH1-1结构，以控制所述多模分频器的分频比。

3.根据权利要求2所述的小数分频频率综合器，其特征在于，所述多模分频器输出的两路信号中，一路信号输入所述时钟加抖电路中，另一路信号作为时钟信号输入所述Delta-sigma调制器中。

4.根据权利要求1所述的小数分频频率综合器，其特征在于，所述时钟加抖电路包括伪随机序列产生器、多路选通器以及依次相连的预设数量的D触发器，其中，所述多模分频器输出的一路信号输入第一个D触发器的输入端以及所述伪随机序列产生器的输入端；所述预分频电路输出的一路信号输入各个D触发器的触发端；相邻两个D触发器中，前一个D触发器的输出端与后一个D触发器的输入端相连；各个D触发器输出的信号分别输入所述多路选通器的选通端口中；所述伪随机序列产生器的输出信号输入所述多路选通器的控制端口中；所述多路选通器的输出信号输入所述鉴频鉴相器中。

5.一种应用于如权利要求1至4中任一所述的小数分频频率综合器中的小数分频方法，其特征在于，所述方法包括：

将压电振荡器输出的反馈信号经过预分频电路进行分频处理，得到第一分频时钟信号；

将所述第一分频时钟信号通过多模分频器再次进行分频处理，得到第二分频时钟信号；

将所述第一分频时钟信号和所述第二分频时钟信号分别作为采样触发信号和待处理信号输入时钟加抖电路，得到经过加抖处理的输出时钟信号；

将所述输出时钟信号和预设参考时钟信号共同输入鉴频鉴相器中，并利用所述鉴频鉴相器的输出信号控制电荷泵向环路滤波器注入或者收取电流，以调节提供给所述压控振荡器的控制电压。

6.根据权利要求5所述的小数分频方法，其特征在于，所述方法还包括：

将所述第二分频时钟信号输入与所述多模分频器相连的Delta-sigma调制器中，所述Delta-sigma调制器采用MASH1-1结构，以控制所述多模分频器的分频比。

7.根据权利要求6所述的小数分频方法，其特征在于，控制所述多模分频器的分频比的步骤包括：

所述Delta-sigma调制器将预设分数频率调节控制字转换为两位动态控制字；

所述Delta-sigma调制器将所述两位动态控制字与预设整数频率调节控制字进行相加，并将相加的结果输入所述多模分频器的控制字端口，使得所述多模分频器根据所述相加的结果确定当前的分频比。

8.根据权利要求5所述的小数分频方法，其特征在于，所述时钟加抖电路包括伪随机序列产生器、多路选通器以及依次相连的预设数量的D触发器；相应地，经过加抖处理的输出时钟信号按照下述方式确定：

将所述第二分频时钟信号输入第一个D触发器的输入端以及所述伪随机序列产生器的输入端；

将所述第一分频时钟信号输入各个D触发器的触发端；

将各个D触发器输出的信号分别输入所述多路选通器的选通端口中；

将所述伪随机序列产生器的输出信号输入所述多路选通器的控制端口中，以选择其中一个D触发器输出的信号作为所述经过加抖处理的输出时钟信号。

9.根据权利要求5所述的小数分频方法，其特征在于，利用所述鉴频鉴相器的输出信号控制电荷泵向环路滤波器注入或者收取电流具体包括：

所述鉴频鉴相器根据所述输出时钟信号和预设参考时钟信号之间的相位差，生成与所述相位差极性相同并且与所述相位差成正比的控制信号；

根据所述控制信号的极性和绝对值，控制所述电荷泵向所述环路滤波器注入或者收取电流。

10.根据权利要求9所述的小数分频方法，其特征在于，根据所述控制信号的极性和绝对值，控制所述电荷泵向所述环路滤波器注入或者收取电流具体包括：

当所述控制信号的极性为正时，控制所述电荷泵向所述环路滤波器注入与所述控制信号的绝对值成预设比例的电流；

当所述控制信号的极性为负时，控制所述电荷泵向所述环路滤波器收取与所述控制信号的绝对值成预设比例的电流。