[发明专利]集成电路及其形成方法

说明书

技术领域

本发明的实施例涉及半导体领域，更具体地涉及集成电路及其形成方法。

背景技术

嵌入式存储器是用于半导体工业中以提高集成电路(IC)的性能的技术。嵌入式存储器是非独立的存储器，它与逻辑核芯集成在同一芯片上，并且支持逻辑核芯完成预期的功能。高性能的嵌入式存储器由于其高速度和宽总线的特性而成为VLSI中的关键部件，从而消除了芯片间通信。

发明内容

本发明的实施例提供了一种集成电路(IC)，包括：逻辑区域，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在第一高k栅极介电层上方的第一金属栅极；以及嵌入式存储区域，设置为邻近所述逻辑区域并且包括非易失性存储器(NVM)器件，所述非易失性存储器器件包括设置在第二高k栅极介电层上方的第二金属栅极。

本发明的实施例还提供了一种集成电路(IC)，包括：逻辑区域，包括逻辑器件，所述逻辑器件设置在衬底上方并且包括设置在第一高k栅极介电层上方的第一金属栅极；以及嵌入式存储区域，设置为邻近所述逻辑区域并且包括非易失性存储器(NVM)器件，所述非易失性存储器器件包括设置在所述衬底上方的分裂栅极闪速存储器单元；其中，所述分裂栅极闪速存储器单元分别包括选择栅极和控制栅极，所述选择栅极和所述控制栅极通过在所述控制栅极下方延伸的电荷捕获层分离；其中，所述控制栅极或所述选择栅极为通过第二高k栅极介电层与所述衬底分离的金属栅极。

本发明的实施例还提供了一种形成集成电路(IC)的方法，包括：提供衬底，所述衬底包括具有逻辑器件的逻辑区域和具有非易失性存储器器件的存储区域；形成位于所述逻辑区域内的第一牺牲栅极堆叠件和位于所述存储区域内的第二牺牲栅极堆叠件；形成通过电荷捕获层与所述第二牺牲栅极堆叠件分离的第三栅极堆叠件；以及利用高k栅极介电层和金属层来替换所述第一牺牲栅极堆叠件和所述第二牺牲栅极堆叠件，以形成位于所述逻辑区域内的第一金属栅极和位于所述存储区域内的第二金属栅极。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1示出了包括高k技术栅极(HKMG)非易失性存储器(NVM)器件的的集成电路(IC)的一些实施例的截面图。

图2示出了包括HKMG NVM器件的IC的一些附加的实施例的截面图。

图3示出了包括HKMG NVM器件的IC的一些附加的实施例的截面图。

图4至图12D示出了用于制造包括HKMG NVM器件的IC的方法的一些实施例的一系列截面图。

图13示出了用于制造包括HKMG NVM器件的IC的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。

在新兴的技术节点中，半导体工业开始将逻辑器件和存储器件集成在相同的半导体芯片上。与两个分离芯片(一个用于存储器，而另一个用于逻辑器件)，且由于连接两个芯片的布线或引线导致了不期望的延迟的方法相比，这种集成改善了性能。另外，由于用于制造两种类型的器件的具体工艺步骤的共用，所以降低了将存储器和逻辑器件集成在相同的半导体芯片上的处理成本。一种常见类型的嵌入式存储器是嵌入式闪速存储器。嵌入式闪速存储器可以包括布置在闪速存储单元的第一和第二源极/漏极区之间的选择栅极。闪速存储单元也可以包括布置在选择栅极旁边并且通过电荷捕获介电层与选择栅极分开的控制栅极。