[发明专利]双侧集成扇出封装件

说明书

一种用于形成贯通孔的方法包括在封装件上方形成介电层和在介电层上方形成RDL的步骤，其中，形成RDL包括形成晶种层，在晶种层上方形成第一图案化掩模，以及执行第一金属镀敷的步骤。该方法还包括在RDL的第一部分的顶部上形成贯通孔，其中，形成贯通孔包括在晶种层和RDL上方形成第二图案化掩模，以及执行第二金属镀敷。该方法还包括附接芯片至RDL的第二部分，以及将芯片和贯通孔包封在包封材料中。本发明实施例涉及双侧集成扇出封装件及其形成方法。

技术领域

本发明实施例涉及双侧集成扇出封装件及其形成方法。

背景技术

随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，更多功能需要集成至半导体管芯内。因此，半导体管芯需要将越来越多的I/O焊盘封装至更小的区域内，并且因此I/O焊盘的密度随时间迅速提升。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。

传统的封装技术可以划分为两类。在第一类中，晶圆上的管芯在它们被切割之前封装。这种封装技术具有一些有利的特征，诸如更大的生产量和更低的成本。此外，需要较少的底部填充物或模塑料。然而，这种封装技术还具有一些缺陷。管芯的尺寸变得越来越小，并且对应的封装件通常仅可以为多输入型封装件，其中每个管芯的I/O焊盘限于直接位于对应管芯的表面上方的区域。由于管芯的面积有限，I/O焊盘的数量由于I/O焊盘的间距的限制而受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的焊球尺寸需求下，焊球必须具有特定尺寸，这进而限制可以封装在管芯表面上的焊球的数量。

在另一类封装中，在封装管芯之前从晶圆切割管芯。该封装技术的有利特征是形成扇出型封装件的可能性，这意味着管芯上的I/O焊盘可以分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。该封装技术的另一有利特征是封装“已知良好管芯”，以及丢弃缺陷管芯，并且因此成本和精力不会浪费在缺陷管芯上。

发明内容

根据本发明的一个实施例，提供了一种用于形成封装件的方法，包括：在封装件上方形成介电层，所述介电层具有形成在所述介电层中的开口；在所述介电层上形成再分布层(RDL)并且所述再分布层延伸至所述开口内，其中，形成所述再分布层包括：形成晶种层，在所述晶种层上方形成第一图案化掩模，以及执行第一金属镀敷；剥离所述第一图案化掩模但留下所述晶种层；在剥离所述第一图案化掩模之后，在所述再分布层的第一部分的顶部上形成贯通孔，其中，形成所述贯通孔包括：在所述晶种层和所述再分布层上方形成第二图案化掩模，以及执行第二金属镀敷；剥离所述第二图案化掩模以及执行蚀刻以去除所述晶种层的部分；将芯片附接至所述再分布层的第二部分；以及将所述芯片和所述贯通孔包封在包封材料中。

根据本发明的另一实施例，还提供了一种用于形成封装件的方法，包括：在封装件上方形成介电层，所述介电层具有形成在所述介电层中的开口；在所述介电层上形成再分布层(RDL)，所述再分布层延伸至所述开口内，其中，形成所述再分布层包括：形成晶种层，在所述晶种层上方形成第一图案化掩模，以及执行第一金属镀敷；在所述再分布层的第一部分的顶部上形成贯通孔，其中，形成所述贯通孔包括：形成第二图案化掩模，以及执行第二金属镀敷；在形成所述贯通孔之后，剥离所述第一图案化掩模和所述第二图案化掩模，以及执行蚀刻以去除所述晶种层的部分；将芯片附接至所述再分布层的第二部分；以及包封所述芯片和所述贯通孔。

根据本发明的又一实施例，还提供了一种封装件，包括：第一器件管芯；第一包封材料，将所述第一器件管芯包封在所述第一包封材料中；介电层，设置在所述第一器件管芯上方，所述介电层具有形成在所述介电层中的开口；再分布层(RDL)，延伸至所述开口内并且形成在所述介电层上方；贯通孔，设置在所述介电层上方并且与所述再分布层直接接触；第二器件管芯，连接至所述再分布层的部分；以及第二包封材料，将所述第二器件管芯和所述贯通孔包封在所述第二包封材料中。

附图说明