[发明专利]一种卷积神经网络的运算方法、装置和服务器

说明书

本发明实施例公开了一种用于卷积神经网络的运算方法、装置和服务器，通过对输入矩阵中重复的数据进行压缩，在卷积过程中减少加法运算和乘法运算的次数，以提高卷积运算的计算效率。

技术领域

本发明涉及数据处理领域，尤其涉及一种卷积神经网络的运算方法、装置和服务器。

背景技术

CNN(Convolutional Neural Network，卷积神经网络)是一种人工神经网络，将图像处理中的二位离散卷积运算和人工神经网络相结合，在语音分析和图像识别领域有着广泛的应用。典型的CNN包括卷积层、池化层以及全连接层，每一层根据输入的数据进行相应的运算，将运算结果输出给下一层，输入的初始数据经过多层的运算之后得到一个最终的结果。假设输入的初始数据为N*N像素的图像，卷积核为一个2*2的矩阵，卷积核里中的4个参数为权值或权重。卷积核在图像上平移，卷积核的每个元素与图像上对应位置的数据相乘，再求和。通过卷积核在图像上不断的平移，根据求和的结果最终得到一个新的图像，新的图像为3*3像素的图像。由上述的卷积过程可知，卷积运算本质上是乘累加运算，卷积运算可表示为C＝C+A*B，首先计算A*B的乘积，然后将乘积与累加寄存器中的值C相加，最后将加法结果写回到累加寄存器中。在芯片领域加法运算和乘法运算都是功耗较大的运算，且乘法器和加法器会占用较多的芯片面积，特别是乘法器的数量过多时，芯片的面积越大，导致芯片的成本增加。因此业界对乘累加电路进行了一些优化：在电路层面对乘法器和加法器进行优化以降低功耗。例如，在乘法器的全加器中，对输入数量0进行bypass(旁路)，直接得到加法结果。

申请人发现现有的卷积运算过程存在的问题是：在全加器的基础上增加了额外的硬件逻辑，且新增的硬件逻辑位于关键路径上，这样会增加乘法运算的执行周期。

发明内容

本申请所要解决的技术问题在于，提供一种卷积神经网络的运算方法和装置。可减少相同数据的乘法运算和加法运算，以提高卷积运算的计算效率。