[发明专利]一种沟槽式场效应晶体管及其制造方法

说明书

本发明涉及半导体技术领域，特别涉及一种沟槽式场效应晶体管及其制造方法。本发明制造出的沟槽式场效应晶体管包括衬底、n‑外延层、p型体区、n+有源区、沟槽以及沟槽内的多晶硅栅极和栅氧化层，所述沟槽内还包含绝缘介质层，所述绝缘介质层将多晶硅栅极靠近沟槽底部一侧分割成分别靠近两侧p型体区的两部分，并且所述多晶硅栅极靠近沟槽底部一侧对应的沟槽底部与n‑外延层之间形成p型掺杂区。本发明有效减小栅‑漏寄生电容，提高开关速度。

技术领域

本发明涉及半导体技术领域，特别涉及一种沟槽式场效应晶体管及其制造方法。

技术背景

沟槽式金属氧化物半导体场效应晶体管(Trench MOSFET)是近几年迅速发展起来的新型功率器件。Trench MOSFET具有高输入阻抗，低驱动电流，没有少子存储效应，开关速度快，工作频率高，电流自调节能力强，电流分布均匀，容易通过并联方式增加电流容量，具有较强的功率处理能力，热稳定性好，安全工作区大，没有二次击穿等优良特征，已广泛应用于各种电子设备中，如高速开关电路，开关电源，不间断电源，高功率放大电路，高保真音响电路，射频功放电路，电力转换电路，电机变频电路，电机驱动电路，固体继电器，控制电路与功率负载之间的接口电路等。

现有技术Trench MOSFET常规结构，沟槽底部栅氧化层的厚度和其他位置的栅氧化层厚度相同，比较薄，导致较大的栅-漏寄生电容，使得开关速度降低，从而导致器件性能降低。

中国专利ZL 201010129265.3公开了一种沟槽式金属氧化物半导体场效应晶体管的制造方法，使用单方向的氧化层增厚步骤，使沟槽底部的氧化层会比沟槽内其他部分的氧化层厚，因而能有效地降低元件的寄生电容(Qgd)效应，提升高压半导体装置的电性效能。

本发明提供另一种不同的方式有效减小栅-漏寄生电容。

发明内容

本发明的目的提供一种有效减小栅-漏寄生电容的沟槽式场效应晶体管，提高开关速度。

本发明的另一目的是提供上述沟槽式场效应晶体管的制造方法。

为实现上述目的，本发明采用以下技术方案：

一种沟槽式场效应晶体管，包括衬底，形成在所述衬底表面的n-外延层，形成在所述n-外延层表面的p型体区，所述p型体区顶部设有n+有源区，沟槽延伸通过所述n+有源区与p型体区直到所述n-外延层，所述沟槽内有多晶硅栅极和栅氧化层，所述栅氧化层形成在沟槽表面，所述沟槽内还包含介电常数不大于栅氧化层的绝缘介质层，所述绝缘介质层将多晶硅栅极靠近沟槽底部一侧分割成分别靠近两侧p型体区的两部分，并且所述多晶硅栅极靠近沟槽底部一侧对应的沟槽底部与n-外延层之间形成p型掺杂区，所述多晶硅栅极靠近沟槽底部的一侧的投影在p型掺杂区内。

优选的，所述绝缘介质层的介电常数小于栅氧化层。

优选的，所述绝缘介质层顶部到沟槽底部的距离大于n+有源区底部到沟槽底部的距离。

优选的，所述绝缘介质层材料为氧化硅、氮化硅或氮氧化硅。

优选的，所述p型掺杂区掺杂浓度小于p型体区掺杂浓度。

优选的，所述p型掺杂区连续地形成在沟槽底部。

优选的，所述p型掺杂区两侧与n+有源区在n-外延层投影有重叠。

一种沟槽式场效应晶体管制造方法，包括以下步骤：

(1)提供一衬底，并在所述衬底上依次形成n-外延层以及p型体区；

(2)由刻蚀工艺形成通过所述p型体区直到所述n-外延层的沟槽；

(3)通过掺杂工艺在所述沟槽底部形成p型掺杂区；

(4)在所述沟槽表面形成栅氧化层；