[发明专利]碳化硅半导体基材沟槽栅蚀刻方法

说明书

本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤：步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的的底壁通过弧面与侧壁相连，弧面与所述底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。

技术领域

本发明涉及半导体器件领域，特别是涉及一种碳化硅半导体沟槽栅蚀刻方法。

背景技术

沟槽栅MOSFET器件是一种常用的半导体器件。在沟槽栅MOSFET器件中，栅槽的形貌对沟槽栅MOSFET器件的电学性能会产生重要的影响。

在现有技术中，通常使用干法蚀刻衬底材料，形成底壁与侧部平滑过渡的U型沟槽，但是U型沟槽侧壁的顶部仍然为直角结构。直角结构会造成电荷聚集，并且导致沟槽栅MOSFET器件工作时该区域的电场远高于其他区域，这甚至会导致半导体器件在直角结构处因栅极和源极之间漏电而失效。因此，急需解决这一技术难题。

发明内容

针对上述问题，本发明提出了一种碳化硅半导体沟槽栅蚀刻方法。根据本发明的方法在碳化硅半导体基材上形成的U形沟槽的侧壁的顶部也为平滑的弧面过渡，从而避免了侧部顶部的直角结构导致的不良影响。

根据本发明的碳化硅半导体沟槽栅蚀刻方法，包括以下步骤，步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的的底壁通过弧面与侧壁相连，弧面与底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。

根据本发明的方法，申请人创造性地对碳化硅半导体基材进行了两步蚀刻。第一次蚀刻形成了浅槽(第一沟槽)，浅槽的底壁带有与底壁和侧壁相切并且背向底壁延伸的弧面。第二次蚀刻则是对浅槽两侧的碳化硅半导体基材进行蚀刻而形成预期的U形沟槽(即，第二沟槽)，浅槽的弧面相应地形成了深槽的侧壁的顶部弧面边缘。由此，通过这种两步式的蚀刻步骤，解决了现有技术中沟槽栅的侧壁的顶部边缘为直角的问题。应理解的是，还可使用现有技术中的方法将深槽的底壁与侧壁形成弧面形的平滑过渡。这样，沟槽栅的拐角处都不再是尖锐的形状了，从而有助于防止半导体器件因漏电而失效的问题。

在一个实施例中，第一次蚀刻为等离子干法蚀刻。使用这种蚀刻方法对碳化硅半导体基材进行蚀刻时，特别容易在沟槽侧壁的底部出现过蚀刻的现象，在本领域中通常认为这是一种不良现象。然而，申请人意外发现，这种过蚀刻会形成背向底壁延伸并且与侧壁相切的弧面，从而创造性地使用这种过蚀刻现象来制备成深槽(即，第二沟槽)的侧壁的弧形顶部边缘。

在一个实施例中，第一次蚀刻包括使用SF₆和O₂的混合气体进行的第一蚀刻子步骤。在一个具体的实施例中，在第一蚀刻子步骤中，气体压力在1mTorr到50mTorr之间，以体积计，SF₆的流速与O₂的流速之比在6:1到1:3之间。申请人发现，在这种参数下能显著提高SF₆和O₂的混合气体对第一沟槽侧壁的过蚀刻现象，从而有助于在浅槽的底壁形成弧面。