[发明专利]晶体管及其形成方法

说明书

一种晶体管及其形成方法，形成方法包括：形成包括核心区和外围区的衬底；在核心区和外围区衬底上分别形成第一伪栅结构和第二伪栅结构，第一伪栅结构包括第一栅氧化层和第一伪栅电极层，第二伪栅结构包括第二栅氧化层和第二伪栅电极层；去除第一伪栅电极层和第二伪栅电极层，在伪栅结构之间衬底上的介质层中形成第一开口和第二开口；形成覆盖第一开口侧壁、底部和核心区介质层的第一阻挡层，以及覆盖第二开口侧壁、底部和外围区介质层的第二阻挡层；形成填充满第二开口且覆盖外围区的光阻图形；去除第一栅氧化层和第一阻挡层；去除光阻图形；去除第二阻挡层；在第一开口内和第二开口内形成栅极结构。所述形成方法可以提高晶体管的电学性能。

技术领域

本发明涉及半导体领域，尤其涉及一种晶体管及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件比栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应。

鳍式场效应管按照功能区分主要分为核心(Core)器件和输入输出(Input andOutput,I/O)器件。核心器件包括核心MOS器件，输入输出器件包括输入输出MOS器件。通常情况下，输入输出器件工作电压比核心器件工作电压大的多。为防止电击穿等问题，当器件工作电压越大时，要求器件栅介质层厚度越厚，因此，输入输出器件栅介质层的厚度通常大于核心器件的栅介质层的厚度。

但是，现有技术形成的晶体管的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，提高晶体管的电学性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：形成衬底，所述衬底包括用于形成核心器件的核心区和用于形成输入输出器件的外围区；在所述衬底上形成多个伪栅结构，位于核心区衬底上的为第一伪栅结构，位于外围区衬底上的为第二伪栅结构，其中，所述第一伪栅结构包括第一栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二栅氧化层和第二伪栅电极层；在所述第一伪栅结构和第二伪栅结构之间的衬底上形成介质层；去除所述第一伪栅电极层和第二伪栅电极层，在所述介质层中形成露出第一栅氧化层的第一开口和露出第二栅氧化层的第二开口；形成覆盖第一开口侧壁和底部、第二开口侧壁和底部以及介质层的阻挡层，位于核心区的为第一阻挡层，位于外围区的为第二阻挡层；形成填充满第二开口且覆盖外围区的光阻图形；以所述光阻图形为掩膜，去除所述第一栅氧化层和第一阻挡层；去除所述光阻图形；去除所述光阻图形后，去除第二阻挡层，露出第二开口底部的第二栅氧化层；在所述第一开口和第二开口中形成金属层，位于第一开口中的所述金属层用于构成第一栅极结构；位于第二开口中的所述第二栅氧化层和所述金属层用于构成第二栅极结构。

可选的，所述阻挡层为氧化层。

可选的，所述阻挡层为氧化硅层。

可选的，所述氧化硅层的制备方法为原子层沉积。

可选的，所述原子层沉积的工艺参数为：生长温度为80-300℃，腔室压强为5mTorr-20Torr，生长时间为5-100个循环。

可选的，所述阻挡层的厚度为