[发明专利]对被处理体进行处理的方法

说明书

本发明提供一种用于在被处理体上的图案形成中实现高精度的最小线宽的控制和稳定的最小线宽的再现性等的对被处理体进行处理的方法。该方法包括：形成工序，反复执行序列而在处理容器内形成氧化硅膜，该序列包括：第1工序，将第1气体向等离子体处理装置的处理容器内供给；第2工序，对处理容器内的空间进行吹扫；第3工序，在处理容器内生成含有氧气的第2气体的等离子体；第4工序，对处理容器内的空间进行吹扫；准备工序，其在将被处理体收容于处理容器内之前进行；处理工序，对收容到处理容器内的被处理体进行蚀刻处理，准备工序在处理工序之前进行，形成工序在准备工序中执行，且在处理工序中执行，在第1工序中不生成第1气体的等离子体。

技术领域

本发明涉及对被处理体进行处理的方法，尤其是涉及使用等离子体来进行半导体基板的表面处理的方法。

背景技术

在半导体器件这样的电子器件的制造工艺中，有时使用等离子体处理装置来进行被处理体的等离子体处理。作为等离子体处理的一种，存在等离子体蚀刻。等离子体蚀刻是为了将设于被蚀刻层上的掩模的图案转印于该被蚀刻层而进行的。作为掩模，通常，可使用抗蚀剂掩模。抗蚀剂掩模是利用光刻技术形成的。因而，在被蚀刻层形成的图案的极限尺寸依赖于由光刻技术形成的抗蚀剂掩模的分辨率。然而，抗蚀剂掩模的分辨率存在分辨极限。电子器件的对高集成化的要求越来越高，要求形成比抗蚀剂掩模的分辨极限小的尺寸的图案。因此，如专利文献1所记载那样，提出了如下技术：通过在抗蚀剂掩模上形成氧化硅膜，对该抗蚀剂掩模的尺寸进行调整，缩小由该抗蚀剂掩模提供的开口的宽度。

现有技术文献

专利文献

专利文献1：日本特开2004－80033号公报

发明内容

发明要解决的问题

另一方面，由于近年来的电子器件的随着高集成化的微细化，在被处理体上的图案形成方面，要求高精度的最小线宽(CD：Critical Dimension临界尺寸)的控制。而且，出于电子器件的量产性的观点考虑，也要求长期且稳定的最小线宽的再现性等。

作为等离子体蚀刻中的最小线宽的变动的主要原因，一般可列举出暴露于用于生成等离子体的处理空间的等离子体处理装置的构成零部件(例如、使等离子体产生的处理容器的内壁面、与处理容器连接的各种配管的内壁面等)的表面的状态变化，等离子体状态变化。作为暴露于处理空间的等离子体处理装置的构成零部件的表面的状态变化的主要原因，可列举出由于等离子体的长期的使用而该零部件的表面消耗。由于这样的消耗而该零部件的表面的温度变动，由于该表面温度的变动而自由基的附着率也变动。

另外，在等离子体处理中，存在产生微粒的情况，该微粒的产生可成为产品的缺陷的主要原因。微粒可从暴露于处理空间的等离子体处理装置的构成零部件的表面产生，附着于晶圆上，导致产品不良。由于微粒附着于图案上而妨碍转印，因此，可妨碍高精度的最小线宽的实现以及稳定的最小线宽的再现性等的实现。

如以上那样，在被处理体上的图案形成中，为了随着高集成化的微细化，需要用于实现高精度的最小线宽的控制以及稳定的最小线宽的再现性等的方法。

用于解决问题的方案