[发明专利]ESD保护集成电路以及ESD检测电路

说明书

技术领域

本发明涉及静电放电(Electrostatic Discharge，ESD)检测电路以及应用了该ESD检测电路的ESD保护集成电路(integrated circuit，IC)。

背景技术

现代高密度IC容易受到来自带电体(人类或其他)的ESD的损害，特别是当带电体接触IC时。静电放电现象给半导体器件带来损害并影响IC的正常功能。

当电荷量超过通过IC的电传导路径的能力时，发生ESD损害。典型的ESD失效机制包括在金属氧化物半导体(metal-oxide-semiconductor，MOS)背景下的结短路(junction shorting)引起的热耗散(thermal runaway)和栅结短路引起的介质击穿(dielectric breakdown)。

IC可能在制造过程中、组装、测试期间或系统应用中受到ESD事件的损害。因此，对IC设计者来说，在设计阶段提高集成电路的ESD保护以增加ESD敏感度是一个必要的目标。

发明内容

有鉴于此，本发明提供一种ESD保护集成电路以及ESD检测电路以解决上述问题。

根据至少一个实施方式，提供了一种ESD保护集成电路，包括功能电路和ESD检测电路，所述功能电路耦接到第一电源电压和第二电源电压，所述功能电路包括至少一个功能封装球，以及所述ESD检测电路，耦接到所述第二电源电压，所述ESD检测电路不耦接到所述第一电源电压并且不耦接到所述功能电路的所述至少一个功能封装球。

根据至少一个实施方式，提供了一种ESD检测电路，用于ESD保护集成电路中，所述ESD保护集成电路包括具有至少一个功能封装球并且耦接到第一电源电压和第二电源电压的功能电路，所述ESD检测电路包括：至少一个ESD封装球，所述ESD检测电路的所述ESD封装球不耦接到所述功能电路的所述功能封装球并且不耦接到所述第一电源电压；并行连接的多个放电路径，耦接到所述ESD封装球和所述第二电源电压之间，用于对ESD应激事件放电，所述多个放电路径具有彼此不同的放电电流；以及ESD指示电路，耦接到所述ESD封装球和所述第二电源电压之间，所述ESD指示电路处于与ESD合格相关的开启状态或者处于与ESD失效相关的短路状态。

通过本发明可以减少ESD失效分析的时间成本，并且还可以用以改善IC装配或测试期间的ESD保护。

在阅读各个附图中例示的优选实施例的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。

附图说明

图1根据本发明的一个实施方式示出了ESD保护IC的原理框图。

图2至图5根据本发明的不同实施方式示出了ESD检测电路。

具体实施方式

本发明所附图示的实施例或例子将如以下说明。本发明的范围并非以此为限。本领域技术人员应当明白在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。

本发明的技术术语是基于本发明的技术领域的一般定义。如果本发明中对某些术语进行了描述或解释，则该术语的定义基于本发明的描述或解释。在本发明可能的实施方式中，元件之间的关系包括直接关系或间接关系。

本发明中每个实施方式都有一个或多个技术特征。然而并不意味着实现本发明需要任一实施方式中的所有技术特征。换言之，在可能的实现方式中，本领域技术人员可以选择性地实施任一实施方式中的部分或全部技术特征，或者选择性地组合本发明的实施方式中的部分或全部技术特征。

图1根据本发明的一个实施方式示出了ESD保护IC 100的原理框图。如图1所示，ESD保护IC 100包括ESD检测电路110和功能电路120。ESD检测电路110包括封装球(即，ESD封装球)0-1、…0-a(“a”是大于或等于1的整数)。功能电路120包括电路120-1、…120-N(N是大于或等于1的整数)。功能电路120的电路120-1包括封装球(即，功能封装球)1-1、…1-b(“b”是大于或等于1的整数)。功能电路120的电路120-N包括封装球N-1、…N-n(“n”是大于或等于1的整数)。