[发明专利]半导体器件及其形成方法

说明书

本发明的一些实施例涉及一种半导体器件。半导体器件包括衬底，衬底包括设置在绝缘层上方的硅层。衬底包括晶体管器件区域和射频(RF)区域。互连结构设置在衬底上方并且包括设置在介电结构内的多个金属层。处理衬底设置在互连结构的上表面上方。捕获层使互连结构与处理衬底分离。本发明的实施例还涉及形成半导体器件的方法。

技术领域

本发明的实施例涉及半导体领域，更具体地涉及半导体器件及其形成方法。

背景技术

集成电路形成在半导体衬底上并且封装集成电路以形成所谓的芯片或微芯片。通常，集成电路形成在包括诸如硅的半导体材料的块状半导体衬底上。在最近几年里，出现了作为候选者的绝缘体上半导体(SOI)衬底。SOI衬底具有通过绝缘材料层与下面的处理衬底分离的有源半导体(如，硅)的薄层。绝缘材料层使有源半导体的薄层与处理衬底电隔离，从而减少形成在有源半导体的薄层内的器件的电流泄漏。有源半导体的薄层还提供了气体优势，诸如更快的开关时间和更低的操作电压，这使得SOI衬底广泛用于射频(RF)系统的高容量制造，诸如RF开关。

发明内容

本发明的实施例提供了一种半导体器件，包括：衬底，包括设置在绝缘层上方的半导体层，其中，所述衬底包括晶体管器件区域和射频(RF)区域；互连结构，设置在所述衬底上方并且包括设置在介电结构内的多个金属层；处理衬底，设置在所述互连结构的上表面上方；以及捕获层，使所述互连结构与所述处理衬底分离。

本发明的实施例还提供了一种形成半导体器件的方法，包括：提供第一衬底，所述第一衬底包括第一处理衬底、设置在所述第一处理衬底上方的绝缘层以及设置在所述绝缘层上方的半导体层；在所述第一衬底上方形成互连结构，其中，所述互连结构包括设置在介电结构内的多个金属层；将包括第二处理衬底和捕获层的第二衬底接合至所述互连结构的上表面，其中，在接合之后，所述捕获层设置在所述第二处理衬底与所述互连结构的上表面之间；以及在所述接合之后，去除所述第一处理衬底以暴露所述绝缘层的下表面。

本发明的实施例还提供了一种形成半导体器件的方法，包括：提供绝缘体上半导体(SOI)衬底，所述绝缘体上半导体衬底包括具有硅的第一处理衬底、设置在所述第一处理衬底上方的绝缘层、以及设置在所述绝缘层上方的硅层，其中，所述绝缘体上半导体衬底包括彼此横向分隔开的晶体管器件区域和射频(RF)区域；在所述绝缘体上半导体衬底上方形成互连结构，其中，所述互连结构包括设置在介电结构内的多个金属层；将包括捕获层和由硅制成的第二处理衬底的第二衬底接合至所述互连结构的上表面，其中，在接合之后，所述捕获层使所述第二处理衬底与所述互连结构的上表面分离；在所述接合之后，去除所述第一处理衬底以暴露所述绝缘层的下表面；以及形成接触焊盘以与所述绝缘层的下表面直接接触，其中，衬底贯通孔(TSV)垂直延伸穿过所述硅层并且穿过所述绝缘层以接触所述接触焊盘。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1A示出了根据本发明的一些实施例的器件的一些实施例的截面图。

图1B示出了根据一些实施例的图1A的一部分的放大的截面图。

图2至图13出了截面图的一些实施例，这些截面图示出了制造的各个阶段中的形成IC的方法。

图14示出了根据一些实施例的形成器件的方法的一些实施例的流程图。

具体实施方式