[发明专利]制备功率半导体器件的方法和功率半导体器件

说明书

本公开涉及一种制备功率半导体器件的方法和功率半导体器件，该方法包括：在形成了层间介质层的功率半导体器件半成品(100)的层间介质层上形成正面金属层(11)；对所述正面金属层(11)进行蚀刻处理；对蚀刻处理后的正面金属层(11)进行合金处理；在合金处理后的正面金属层(11)上形成正面钛镍银层(12)；以及对所述正面钛镍银层(12)进行蚀刻处理。本公开提供的方法制备得到正面覆盖有正面钛镍银层的功率半导体器件，封装时功率半导体器件正面能够使用焊接工艺，能够提高功率半导体器件正面的散热能力，进而提高功率半导体器件的整体散热能力。

技术领域

本公开涉及半导体技术领域，具体地，涉及一种制备功率半导体器件的方法和功率半导体器件。

背景技术

常规IGBT、FRD、VDMOS等功率器件的正面金属仅为单层铝硅层，设置有正面单层铝硅层的功率器件在封装时，正面采用打线工艺，而正面打线工艺不利于器件正面散热。

发明内容

本公开的目的是提供一种制备功率半导体器件的方法和功率半导体器件，该功率半导体器件的整体散热能力好。

为了实现上述目的，本公开提供一种制备功率半导体器件的方法，该方法包括：在形成了层间介质层的功率半导体器件半成品的层间介质层上形成正面金属层；对所述正面金属层进行蚀刻处理；对蚀刻处理后的正面金属层进行合金处理；在合金处理后的正面金属层上形成正面钛镍银层；以及对所述正面钛镍银层进行蚀刻处理。

可选的，在所述对所述正面金属层进行蚀刻处理之后，在所述在合金处理后的正面金属层上形成正面钛镍银层之前，所述方法还包括：在蚀刻处理后的正面金属层之上形成护层，所述正面钛镍银层覆盖所述护层的边界。

可选的，所述方法还包括：在所述对所述正面金属层进行蚀刻处理之后，在所述对蚀刻处理后的正面金属层进行合金处理之前，在蚀刻处理后的正面金属层之上形成氮化硅护层；以及在所述对蚀刻处理后的正面金属层进行合金处理之后，在所述在合金处理后的正面金属层上形成正面钛镍银层之前，在所述氮化硅护层上形成聚酰亚胺薄膜护层。

可选的，所述功率半导体器件半成品的制作步骤包括：在衬底上形成栅氧化层；在所述栅氧化层上形成多晶硅栅；将所述多晶硅栅和栅氧化层进行第一蚀刻处理，以形成第一蚀刻区，其中，所述第一蚀刻区贯穿所述多晶硅栅并且深入至所述栅氧化层中；在所述衬底中形成下层离子注入区、中层离子注入区和上层离子注入区，在所述栅氧化层和所述多晶硅栅上形成热氧化层，其中，所述中层离子注入区和所述上层离子注入区位于所述下层离子注入区中，所述中层离子注入区位于所述上层离子注入区下方；在所述热氧化层上形成层间介质层；形成接触孔，所述接触孔由上至下贯穿所述层间介质层、热氧化层和上层离子注入区直至所述中层离子注入区中；其中，所述正面金属层填充在所述接触孔内以及形成于所述层间介质层上。

可选的，所述在所述衬底中形成下层离子注入区、中层离子注入区和上层离子注入区，在所述栅氧化层和所述多晶硅栅上形成热氧化层的步骤包括：在所述衬底的上部形成第一离子注入区，其中，所述第一离子注入区的导电类型与所述衬底的导电类型相反，并且所述第一离子注入区位于所述第一蚀刻区的下方，所述第一离子注入区为所述下层离子注入区；在所述第一离子注入区中形成第二离子注入区；在所述栅氧化层和所述多晶硅栅上形成热氧化层；在所述第一离子注入区中形成第三离子注入区；其中，所述上层离子注入区为所述第二离子注入区和第三离子注入区中的一个，所述中层离子注入区为所述第二离子注入区和第三离子注入区中的另一个，且所述上层离子注入区的导电类型与所述衬底的导电类型相同，所述中层离子注入区的导电类型与所述第一离子注入区的导电类型相同。

可选的，所述功率半导体器件半成品的制作步骤还包括：在所述衬底的下方形成铝层；在所述铝层的下方形成背面钛镍银层。

可选的，所述功率半导体器件半成品的制作步骤还包括：在所述衬底的下方形成P区；在所述P区的下方形成铝层；在所述铝层的下方形成背面钛镍银层。