[发明专利]一种半导体器件及其制造方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

随着3DFinFET器件的不断缩小，接触电阻的减小成为器件性能提高的主要挑战，其中，所述接触孔区域中接触电阻的减小是非常关键的，但是这会降低半导体器件的寄生电容，并且如果增加接触孔的尺寸，则会造成接触孔和多晶硅的桥连。

因此，目前需要对目前所述半导体器件的制备方法做进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件，所述半导体器件包括：

鳍片；

栅极结构，位于所述鳍片的上方并环绕所述鳍片设置；

虚拟鳍片，位于所述栅极结构两侧的源漏区域的外侧并且与所述鳍片间隔设置；

源漏外延层，位于所述源漏区域上且沿所述栅极结构的方向延伸，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片。

可选地，所述半导体器件包括分别位于源极区域两侧的第一虚拟鳍片和第二虚拟鳍片。

可选地，所述半导体器件包括分别位于漏极区域两侧的第三虚拟鳍片和第四虚拟鳍片。

可选地，所述第一虚拟鳍片和第三虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。

可选地，所述第二虚拟鳍片和第四虚拟鳍片位于所述鳍片的同一侧，两者通过将同一虚拟鳍片结构位于鳍片沟道区域的部分去除形成。

可选地，所述半导体器件还包括半导体衬底，在所述半导体衬底上还形成有覆盖部分所述鳍片的隔离材料层，以形成目标高度的所述鳍片。

可选地，所述隔离材料层中形成有沿所述鳍片方向延伸的凹槽，所述栅极结构部分位于所述凹槽中，所述虚拟鳍片位于所述凹槽的两侧。

可选地，所述半导体器件还包括位于所述源漏外延层上的接触结构。

本发明还提供了一种半导体器件的制造方法，所述方法包括：

形成平行设置的鳍片和位于所述鳍片两侧的第一虚拟鳍片结构和第二虚拟鳍片结构；

去除与所述鳍片拟形成沟道的区域相对位置处的第一虚拟鳍片结构部分和第二虚拟鳍片结构部分，以形成第一虚拟鳍片、第二虚拟鳍片、第三虚拟鳍片和第四虚拟鳍片；

沉积隔离材料层并回蚀刻，以在拟形成的所述沟道的区域形成凹槽；

形成栅极结构，所述栅极结构部分覆盖所述凹槽；

在所述栅极结构两侧的所述鳍片和所述虚拟鳍片上形成源漏外延层；

在所述源漏外延层上形成接触结构。

本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。

为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导器件包括鳍片和位于所述鳍片的上方并环绕所述鳍片设置的栅极结构，为了增加源漏的外延区域，所述栅极结构两侧的源漏区域的外侧设置若干虚拟鳍片，所述虚拟鳍片位于沟道位置的部分切割去除，仅保留源漏区外侧的部分，从而增加了源漏的外延区域，同时在所述鳍片和所述虚拟鳍片的上方设置源漏外延层，所述源漏外延层同时覆盖所述鳍片和所述虚拟鳍片，通过所述源漏外延层的设置可以增加接触结构的面积，从而显著的减小了接触电阻，使所述半导体器件的性能和良率均得到极大的提高。

本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。

附图说明