[发明专利]自对准双重构图方法、半导体器件及其制作方法、电子装置

权利要求书

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：

提供半导体衬底，所述半导体衬底包括存储区，在所述半导体衬底的存储区上形成栅极叠层和硬掩膜层；

在所述硬掩膜层上形成图形化的牺牲层，所述图形化的牺牲层包括具有第一间距的图案和具有第二间距的图案，所述第二间距小于所述第一间距；

在所述图形化的牺牲层的侧壁上形成间隙壁，并去除所述牺牲层，在所述牺牲层具有第一间距的图案上形成的间隙壁用于定义存储区的字线，在所述牺牲层具有第二间距的图案上形成的间隙壁用于定义存储区的选择栅；

形成填充所述间隙壁的之间间隙的填充层，并在所述填充层上形成图形化的光刻胶层，所述图形化的光刻胶层用于和在所述牺牲层具有第二间距的图案上形成的间隙壁一起定义选择栅；

以所述间隙壁和所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层，以图形化所述硬掩膜层；

以所述硬掩膜层为掩膜刻蚀所述栅极叠层，在所述存储区上形成字线和选择栅，

其中，所述第二间距小于所述间隙壁宽度的二倍。

2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述字线包括用于编程的字线和邻近所述选择栅的虚拟字线，所述用于编程的字线之间的间距与所述虚拟字线和所述选择栅之间的间距相同。

3.一种半导体器件的制作方法，其特征在于，包括下述步骤：

提供半导体衬底，所述半导体衬底包括存储区和外围区，在所述半导体衬底的存储区和外围区上形成栅极叠层和硬掩膜层；

在所述硬掩膜层上形成图形化的牺牲层，所述图形化的牺牲层包括具有第一间距的图案和具有第二间距的图案，所述第二间距小于所述第一间距；

在所述图形化的牺牲层的侧壁上形成间隙壁，并去除所述牺牲层，在所述牺牲层具有第一间距的图案上形成的间隙壁用于定义存储区的字线，在所述牺牲层具有第二间距的图案上形成的间隙壁用于定义存储区的选择栅；

形成填充所述间隙壁的之间间隙的填充层，并在所述填充层上形成图形化的光刻胶层，用于定义存储区的选择栅和外围区的逻辑栅；

以所述间隙壁和所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层，以图形化所述硬掩膜层；

以所述硬掩膜层为掩膜刻蚀所述栅极叠层，在所述存储区形成字线和选择栅，在所述外围区形成逻辑栅极，

其中，所述第二间距小于所述间隙壁宽度的二倍，所述选择栅由所述图形化的光刻胶层中用于定义选择栅的部分和在所述牺牲层具有第二间距的图案上形成的间隙壁共同定义。

4.根据权利要求3所述的半导体器件的制作方法，其特征在于，以所述硬掩膜层为掩膜刻蚀所述栅极叠层时包括下述步骤：

遮蔽所述硬掩膜层中与存储区字线对应的部分，然后以所述硬掩膜层为掩膜刻蚀所述栅极叠层，以在外围区形成栅极，并打开所述栅极叠层中位于选择栅之间的区域；

遮蔽所述外围区和所述选择栅之间的区域，以所述硬掩膜层为掩膜刻蚀所述栅极叠层，以在所述存储区形成字线和选择栅。

5.根据权利要求4所述的半导体器件的制作方法，其特征在于，在所述存储区形成字线和选择栅之前还包括下述步骤：

遮蔽所述存储区，在所述外围区执行LDD注入。

6.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述硬掩膜层包括第一硬掩膜层和第二硬掩膜层。

7.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述字线包括用于编程的字线和邻近所述选择栅的虚拟字线，所述用于编程的字线之间的间距与所述虚拟字线和所述选择栅之间的间距相同。

8.一种采用如权利要求3-6中任意一项所述的制作方法制作的半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底包括存储区和外围区，在所述存储区上形成有字线和选择栅，在所述外围区上形成有逻辑栅、源极和漏极，其中，所述字线包括用于编程的字线和邻近所述选择栅的虚拟字线，所述用于编程的字线之间的间距与所述虚拟字线和所述选择栅之间的间距相同。

9.一种电子装置，其特征在于，包括如权利要求8所述的半导体器件以及与所述半导体器件相连接的电子组件。