[发明专利]超结功率器件的制备方法及超结功率器件

说明书

本发明提供了一种超结功率器件的制备方法和一种超结功率器件，其中，所述制备方法包括：在制备有衬底结构的第一外延层上形成掩膜层，并对所述掩膜层进行刻蚀处理；对所述第一外延层进行浅槽刻蚀处理，以形成与所述第一外延层接触的第一沟槽；对所述第一沟槽进行表面氧化处理形成氧化层，并对所述氧化层的底部进行刻蚀处理；对所述第一外延层进行深槽刻蚀处理，并去除剩余的所述掩膜层和所述氧化层，以形成第二沟槽；在所述第二沟槽中填充第二外延层，形成超结结构，以用于完成所述超结功率器件的制备。该技术方案，可以在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种超结功率器件的制备方法和一种超结功率器件。

背景技术

超结功率器件是一种发展迅速，应用广泛的新型功率半导体器件，其在普通双扩散金属氧化物半导体的基础上引入超结结构，除了具备DMOS Double-Diffused MetalOxide Semiconductor，双扩散金属-氧化物半导体场效应晶体管)器件输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定性好、易于集成等特点外，还克服了DMOS器件的导通电阻随着击穿电压增大而增大的缺点。目前，超结功率器件已经广泛应用于电脑、手机、照明等消费电子产品的电源和适配器等。

然而在超结功率器件的实际使用中，超结功率器件中的源极和漏极之间的漏电流大，击穿电压偏低，晶圆中超结功率器件的良率较低。同时考虑到超结功率器件相对于传统双扩散金属氧化物半导体的高成本，低的良率会给产品代工带来较大的压力。

目前较佳的解决方法为：将超结器件的源极金属接触深入到外延层内部，使金属接触与源极和体区接触，进而使金属接触与体区之间的寄生电阻较小，当向超结功率器件的漏极施加正电压、向栅极和源极施加电压为零且栅极关闭时，施加于体区的电压较小，寄生的双极晶体管不易开启，从而使超结功率器件中源极和漏极之间的漏电流较小，击穿电压升高，提高产品良率。

不过此种方法有其固有的缺点，通常通过刻蚀沟槽的方式来增大金属和体区的接触面积，若要使得金属和体区接触面积变大，则必须要增大沟槽的宽度和深度，但又不能使得沟槽深度大于体区深度，否则会引起源漏短路。这在工艺上是非常难以控制的，如果工艺不当，良率将会不升反降，造成器件失效。

如图1所示，若要增大金属层和体区的接触面积，必须要增加沟槽的深度，但如果工艺控制不好，沟槽底部超过体区的深度，则会导致源极和漏极直接短接，器件失效。而如果在设计上进行调整，将沟槽的宽度小于底部P型柱的宽度，会存在将体区刻穿的风险，进而导致P型柱直接与金属层短接，影响缓冲层的电平衡，使超结功率器件的耐压性能下降。

因此，如何在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本，成为亟待解决的问题。

发明内容

本发明正是基于上述问题，提出了一种新的超结功率器件的制备方案，可以在最大限度增加金属层与体区的接触面积的同时，确保超结功率器件的耐压性能，提高产品良率，同时降低器件工艺上的成本。

有鉴于此，本发明的一方面提出了一种超结功率器件的制备方法，包括：在制备有衬底结构的第一外延层上形成掩膜层，并对所述掩膜层进行刻蚀处理；对所述第一外延层进行浅槽刻蚀处理，以形成与所述第一外延层接触的第一沟槽；对所述第一沟槽进行表面氧化处理形成氧化层，并对所述氧化层的底部进行刻蚀处理；对所述第一外延层进行深槽刻蚀处理，并去除剩余的所述掩膜层和所述氧化层，以形成第二沟槽；在所述第二沟槽中填充第二外延层，形成超结结构，以用于完成所述超结功率器件的制备。