[发明专利]新型U型槽IGBT及其制作方法

说明书

本发明提供一种新型U型槽IGBT及其制作方法，其中，IGBT包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的U型槽，U型槽底部位于半导体衬底内，U型槽内表面覆盖有氧化层，且氧化层覆盖范围从U型槽内表面延伸至部分第一源区和部分第二源区，氧化层上覆盖有多晶硅层，且多晶硅层填满U型槽。上述IGBT结构，能更多的引入载流子，并且这种结构仅在导通时才引入大量的非平衡载流子，因此不会降低IGBT的击穿电压，能够明显的改善IGBT的导通电流密度与击穿电压之间的折中关系。

技术领域

本发明涉及半导体器件领域，尤其涉及一种新型U型槽IGBT及其制作方法。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越强烈，其电流密度越高。以衬底为N型的N型IGBT为例，它的空穴依靠阳极发射结注入，电子依靠阴极沟道注入。受沟道电阻影响，阴极一侧电子注入能力受到限制。普通IGBT元胞结构两个P基区之间的JFET区限制电子电流路径扩展，由它产生的JFET电阻也会降低阴极载流子浓度，降低IGBT导通电流密度。为增强IGBT阴极的电子注入能力，在JFET区增加N型注入的方法增强阴极一侧的载流子浓度，能够比较明显的增强IGBT的电导调制能力，提高IGBT的电流密度。

但是，上述现有技术仍存在不足，主要在于引入的JFET区依靠注入掺杂浓度较高的N型杂质实现，这些N型杂质会增加该区域附近的电场峰值，降低IGBT元胞的击穿电压。因此，这种IGBT元胞结构在提高导通电流密度的同时，会降低击穿电压。

发明内容

本发明提供一种新型U型槽IGBT及其制作方法，用以解决现有技术中在提高IGBT电流密度的同时，会降低击穿电压的技术问题。

本发明一方面提供一种新型U型槽IGBT，包括：

半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的U型槽，U型槽底部位于半导体衬底内，U型槽内表面覆盖有氧化层，且氧化层覆盖范围从U型槽内表面延伸至部分第一源区和部分第二源区，氧化层上覆盖有多晶硅层，且多晶硅层填满U型槽。

进一步的，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖多晶硅层、部分第一源区和部分第二源区，第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。

进一步的，还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。

进一步的，第一基区、第二基区的结深均大于U型槽的深度。

进一步的，U型槽位于半导体衬底表面内的部分与第一基区、第二基区不接触。

进一步的，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。

进一步的，元胞区还包括位于半导体衬底表面内的第一载流子存储区和第二载流子存储区，其中，第一载流子存储区设置在第一基区外围，将第一基区与半导体衬底分隔开，第二载流子存储区设置在第二基区外围，将第二基区与半导体衬底分隔开。

本发明另一方面提供一种新型U型槽IGBT制作方法，包括：

步骤101，在半导体衬底表面内形成第一基区和第二基区；

步骤102，在半导体衬底表面内第一基区与第二基区之间刻蚀U型槽，其中，U型槽底部位于半导体衬底内，

步骤103，在半导体衬底表面及U型槽内依次生长氧化层、淀积多晶硅层；