[发明专利]适用于电荷耦合器件的半导体结构及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，尤其是一种适用于电荷耦合器件的半导体结构及其制造方法，属于半导体器件的技术领域。

背景技术

监管机构与终端客户对DC-DC电源效率的要求越来越高，新的设计要求更低的导通阻抗，同时不能影响非钳位电感性开关（UIS）能力或者是不增加开关损耗。

DC-DC设计人员一直面临着提高效率和功率密度的挑战，导通阻抗（Rds-on）和栅极电荷（Qg）是功率半导体的两个关键参数，一般总是一个减小则另一个增大，故功率MOSFET设计人员必须考虑到二者之间的权衡，而功率MOSFET技术的不断进步帮助他们得以缓解这一矛盾。电荷耦合MOSFET工艺可以做到减小导通阻抗，却不影响栅极电荷。这种技术让电源设计人员能够把效率和功率密度提高到一个新的水平。

电荷耦合器件漂移区的掺杂浓度较高，有较低的电阻率，使其通态电阻较小，但这一优势在某些方面会变成劣势。首先，横向电场从器件有源区向终端区过渡时变得不规则，降低了器件的可靠性；其次，必须考虑终端区的纵向电场分布，如果忽略了这一点，终端区的击穿电压可能比有源区低很多。因此，电荷耦合器件的终端设计相比一般功率器件难度大幅度增加。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种适用于电荷耦合器件的半导体结构及其制造方法，其结构紧凑，能有效提高器件的耐高压特性，与现有工艺相兼容，降低成本，适应范围广，安全可靠。

按照本发明提供的技术方案，所述适用于电荷耦合器件的半导体结构，在所述半导体器件的俯视平面上，包括位于半导体基板上的有源区以及终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈且环绕包围所述有源区；在所述半导体器件的截面上，半导体基板具有两个相对应的主面，两个主面包括第一主面以及与第一主面相对应的第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区；

在所述半导体器件的截面上，终端保护区的第一导电类型漂移区内设有第二导电类型第二阱区，所述第二导电类型第二阱区位于第一导电类型漂移区内的上部，终端保护区内设有若干终端沟槽，所述终端沟槽位于第二导电类型第二阱区内，深度伸入第二导电类型第二阱区下方的第一导电类型漂移区内；在终端沟槽内填充有终端介质体以及终端导电体，所述终端导电体与所在终端沟槽外邻近有源区一侧的第二导电类型第二阱区电连接。

所述终端导电体位于终端沟槽的中心区，终端介质体环绕包围所述终端导电体；在所述终端沟槽槽底的下方设有第二导电类型第三阱区，所述第二导电类型第三阱区包覆终端沟槽的槽底。

在所述半导体器件的截面上，有源区的第一导电类型漂移区内设有第二导电类型第一阱区，所述第二导电类型第一阱区位于第一导电类型漂移区内的上部；有源区内的元胞采用沟槽结构，元胞沟槽位于第二导电类型第一阱区内，深度伸入所述第二导电类型第一阱区下方的第一导电类型漂移区内，元胞沟槽内的中心区填充有元胞导电体以及位于所述元胞导电体外圈的元胞介质体，在所述元胞沟槽内的上部设有环绕元胞导电体的元胞内沟槽，所述元胞内沟槽内生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的元胞内沟槽内填充有栅极导电多晶硅；

在相邻元胞沟槽的外壁侧上方设有第一导电类型源极区，所述第一导电类型源极区位于第二导电类型第一阱区内，且第一导电类型源极区与元胞沟槽的外壁相接触；在半导体基板的第一主面上方设有源极金属，所述源极金属与第一导电类型源极区、第二导电类型第一阱区以及元胞导电体欧姆接触，有源区内的元胞通过栅极导电多晶硅并联呈整体。

所述半导体基板的第一主面与第二主面间还包括第一导电类型基底，所述第一导电类型基底位于第一导电类型漂移区的下方，且第一导电类型基底邻接第一导电类型漂移区，在第一导电类型基底上设置漏极金属，所述漏极金属与第一导电类型基底欧姆接触。

所述元胞沟槽、终端沟槽为同一工艺制造层，有源区内相邻元胞沟槽间的间距相同，邻近终端保护区的元胞沟槽与邻近有源区的终端沟槽间的距离不大于相邻元胞沟槽间的距离，终端保护区内相邻终端沟槽间的距离相同或沿有源区指向终端保护区的方向逐渐增大。

所述元胞介质体与终端介质体为同一工艺制造层。

一种适用于电荷耦合的半导体器件的制造方法，所述半导体器件的制造方法包括如下步骤：