[发明专利]浮栅制备方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种浮栅制备方法。

背景技术

闪存(Flash)作为一种非挥发性存储器具有非挥发性、高器件密度、低功耗和可电重写性(electricalrewritability)等特点，被广泛应用到便携式电子产品中如手机、数码相机、智能卡等。

简单的NOR闪存的浮栅晶体管单元(Floating-gatetransistorCell)结构如图1所示，该结构大体和传统的MOS晶体管相似。具体地，衬底10表面的源极20和漏极30之间布置有多层结构，多层结构包括在衬底表面上依次布置的隧道二氧化硅层40、浮栅50、下氧化层60、氮化物层70、上氧化层80以及控制栅极90。

图1所示的该结构和传统的MOS晶体管的不同之处是浮栅晶体管中多了浮栅电极，和在浮栅和控制栅极中间多了控制介电层。通常中间控制介电层为堆叠的ONO(Oxide-Nitride-Oxide)结构(即，下氧化层60、氮化物层70、上氧化层80)。

在数据编程时，基体中的电荷通过隧穿效应或者热电子注入方式，穿透隧道二氧化硅层而被存储到浮栅中；在数据Erase时电荷通过隧穿效应穿透隧道二氧化硅层重新回到基体中。

浮栅是决定闪存可靠性因素中最重要的一部分。要求具好厚度均匀度，均匀的晶粒大小，均匀的电阻值(RS)等。

现有的浮栅生长工艺包括下述步骤：

1)在硅片上执行浮栅层生长：

采用炉管的低压化学气相沉积(LPCVD)方法制备浮栅层。例如，反应温度为620摄氏度，而且浮栅层是多晶硅薄膜或者是多晶硅层。

2)对浮栅层进行注入，并随后对硅片执行快速热退火：

多晶硅本身是一种高电阻的材料，需要掺杂获得良好的电特性(低得电阻值)。通过注入工艺，对多晶硅进行P掺杂，掺杂浓度为通常为2E15～5E15之间，掺杂能量为10Kev～20Kev之间。而且，P掺杂后，需要通过快速退火对掺杂P进行激活，并修复注入过程中的晶格损伤。

由于多晶硅表面会生成大约12～15A的自然氧化层，在进行高温退火时，硅片处在高温且纯N2的氛围下时发生：SiO2+Si→2SiO。

3)浮栅层研磨

通过化学机械研磨工艺对退火后的浮栅层进行研磨。研磨后即可使硅片表面变平整，又去除凹坑和颗粒。

由于在退火过程中产生了SiO，冷凝时在机台反应腔也形成漂浮和附着的颗粒。尽管通过化学机械研磨消除了本硅片的凹坑和颗粒，但对后继没有研磨工艺的硅片带了颗粒问题，机台的颗粒状态差，也增加了维护的频率。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够改善浮栅多晶硅的平整度而且同时能够降低退火机台的维护频度的浮栅制备方法。

为了实现上述技术目的，根据本发明，提供了一种浮栅制备方法，其包括：

第一步骤：在硅片的隧道氧化层上执行浮栅层生长；

第二步骤：对浮栅层进行注入；

第三步骤：采用O₂和N₂来对硅片执行快速热退火，在浮栅层表面形成热氧化层；

第四步骤：去除对热氧化层；

第五步骤：对浮栅层进行研磨。

优选地，在第三步骤中，O₂流量为200sccm～600sccm，N₂流量为20000sccm。

优选地，在第三步骤中，O₂流量为500sccm。

优选地，在第三步骤中，退火时间为20～30秒，退火温度为950～1050摄氏度。

优选地，第三步骤中形成的热氧化层的厚度在30A～40A之间。

优选地，采用炉管的低压化学气相沉积方法制备浮栅层，其中反应温度为620摄氏度。

优选地，通过对浮栅层进行注入来对浮栅层进行P掺杂；而且在第二步骤中，掺杂浓度为2E15～5E15之间，掺杂能量为10Kev～20Kev之间。

优选地，首先采用稀释的氟化氢溶液进行清洗，再采用SC1标准液进行清洗，分别去除热氧层和硅片表面上的颗粒。

优选地，在第五步骤中通过采用高选择比的化学机械研磨工艺对浮栅层进行研磨。

本发明通过改善热退火工艺，并增加氧化层清洗工艺，而且采用高选择比的化学机械研磨工艺，有效去除了退火过程中的颗粒问题，改善了浮栅多晶硅的平整度，同时降低了退火机台的维护频度。

附图说明