[发明专利]静电放电保护器件

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种静电放电保护器件。

背景技术

随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，Electrostatic Discharge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地N型场效应晶体管(Gate Grounded NMOS，简称GGNMOS)保护电路、浅沟槽隔离结构二极管(STI diode)保护电路、栅控二极管(Gated diode)保护电路、横向扩散场效应晶体管(Laterally Diffused MOS，简称LDMOS)保护电路、双极结型晶体管(Bipolar Junction Transistor，简称BJT)保护电路等。

参考图1，示出了现有技术中一种栅接地N型场效应晶体管静电放电保护器件的剖视结构示意图。

所述静电放电保护器件包括：

衬底10；位于衬底10内的P型阱区11；位于P型阱区11表面的栅极结构12；位于栅极结构12两侧的P型阱区11内的N型的源极13和N型的漏极14。所述N型源极13、P型阱区11和N型漏极14构成一寄生NPN三极管；其中，所述源极13为寄生三极管的发射极，所述漏极14为寄生三极管的集电极，所述阱区11为寄生三极管的基区。所述源极13、阱区11和栅极结构12的栅极接地，静电电压输入漏极14。

由于静电电流通常很大，现有技术中通常将多个晶体管并联构成静电放电保护器件，以提高器件的静电放电能力。

但是这种静电放电保护器件的静电保护能力无法满足要求。

发明内容

本发明解决的问题是提供一种静电放电保护器件，提高静电放电保护器件的静电保护能力。

为解决上述问题，本发明提供一种静电放电保护结构，包括：

基底，包括用于形成静电放电保护结构的器件区，所述器件区的基底表面形成有栅极结构以及覆盖所述栅极结构的介质层；与基底表面平行的平面内在垂直栅极结构延伸方向上，所述器件区包括中间区域和边缘区域；

位于所述介质层表面的多个散热结构，多个所述散热结构位于所述栅极结构上方，位于中间区域栅极结构上方的散热结构为第一散热结构，位于边缘区域栅极结构上方的散热结构为第二散热结构，所述第一散热结构的面积大于所述第二散热结构的面积。

可选的，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；位于过渡区域栅极结构上方的散热结构的面积沿从中间区域向边缘区域的方向逐渐减小。

可选的，所述第一散热结构的面积为设计规则下的最大面积。

可选的，所述散热结构的材料为金属。

可选的，所述散热结构与所述栅极结构顶部之间距离小于150纳米。

可选的，所述散热结构包括一个或多个散热层。

可选的，所述散热结构中散热层的数量在1个到3个范围内。

可选的，所述散热结构包括多个散热层，相邻散热层之间的距离小于300纳米。

可选的，所述散热结构包括多个散热层，所述散热结构还包括：连接相邻散热层的导热插塞。

可选的，所述导热插塞的材料为金属。

可选的，所述第一散热结构内导热插塞的数量大于所述第二散热结构内导热插塞的数量。

可选的，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；位于过渡区域栅极结构上方的散热结构内导热插塞的数量沿从中间区域向边缘区域的方向逐渐减小。

可选的，所述第一散热结构内导热插塞的数量为设计规则下的最大值。

可选的，所述散热结构包括多个面积相等的子结构；位于中间区域栅极结构上方的子结构为第一子结构，以构成第一散热结构；位于边缘区域栅极结构上方的子结构为第二字结构，以构成第二散热结构；所述第一子结构的数量大于所述第二子结构的数量。

可选的，所述器件区还包括位于中间区域和边缘区域之间的过渡区域；位于过渡区域栅极结构上方的子结构的数量沿从中间区域向边缘区域的方向逐渐减小。

可选的，沿栅极结构延伸方向，多个所述子结构均匀分布于栅极结构上方。

可选的，所述器件区基底表面形成有多个栅极结构，多个所述栅极结构之间相互平行设置；位于所述栅极结构上方的多个散热结构相互平行。