[发明专利]晶体管及其形成方法

说明书

一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽，所述凹槽的最大宽度大于所述开口宽度；形成填充满所述凹槽和开口的鳍部；去除所述掩膜层；刻蚀所述半导体衬底，使刻蚀后的半导体衬底表面低于鳍部最宽处；在所述半导体衬底表面形成隔离层；在所述隔离层上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。所述方法能够提高形成的晶体管的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。

如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部20，鳍部20一般是通过对半导体衬底10刻蚀后得到的；介质层30，覆盖所述半导体衬底10的表面以及鳍部20的侧壁的一部分；栅极结构，横跨在所述鳍部20上，覆盖所述鳍部20的部分顶部和侧壁，栅极结构包括栅介质层41和位于栅介质层上的栅极42。对于鳍式场效应晶体管，鳍部20的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。所述栅极结构可以同时横跨一个或两个以上的鳍部。

随着晶体管尺寸的减小，短沟道效应、漏电流等问题对晶体管的性能影响越发显著，现有技术形成的鳍式场效应晶体管的性能还有待进一步的提高。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，提高形成的晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层；沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成凹槽，所述凹槽的最大宽度大于所述开口宽度；形成填充满所述凹槽和开口的鳍部；去除所述掩膜层；刻蚀所述半导体衬底，使刻蚀后的半导体衬底表面低于鳍部最宽处；在所述半导体衬底表面形成隔离层；在所述隔离层上形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁。

可选的，所述凹槽的侧壁为Σ形或圆弧形。

可选的，所述凹槽的最大宽度为50nm。

可选的，所述鳍部材料与半导体衬底材料不同。

可选的，所述鳍部的材料包括Si、Ge、SiGe、SiSn或SiC。

可选的，所述鳍部的材料为SiGe时，Ge与Si的摩尔比为0.1～0.45。

可选的，采用选择性外延工艺形成所述鳍部。

可选的，所述半导体衬底的晶面为(111)。

可选的，所述刻蚀后的半导体衬底表面低于所述鳍部的底部表面或者与所述鳍部的底部表面齐平。

可选的，所述刻蚀后的半导体衬底表面位于鳍部的最大宽度处与鳍部的底部表面之间。

可选的，所述刻蚀后的半导体衬底的表面与鳍部的最大宽度处之间的距离为10nm～30nm。

可选的，所述隔离层的形成方法包括：在所述半导体衬底表面形成隔离材料层，所述隔离材料层表面高于鳍部顶部表面；以所述鳍部顶部表面作为停止层，随所述隔离材料层进行平坦化，使所述隔离材料层表面与鳍部顶部表面齐平；对所述隔离材料层进行回刻蚀，形成隔离层。