[发明专利]感测电路、存储装置以及操作存储装置的方法

权利要求书

1.一种感测电路，包括：

电源输入端；

输入节点、感测节点和输出节点；

预充电电路，耦接在所述电源输入端和所述感测节点之间；

隔断单元，耦接在所述感测节点和所述输入节点之间；以及

输出单元，耦接到所述感测节点，并且配置为根据所述感测节点的电压而在所述输出节点输出第一输出信号，

其中，当所述感测节点的电压小于设定阈值电平时，所述第一输出信号为第一逻辑电平，当所述感测节点的电压大于或等于所述设定阈值电平时，所述第一输出信号为第二逻辑电平，并且

所述隔断单元响应于所述第一输出信号为所述第一逻辑电平而截止，并且所述隔断单元响应于所述第一输出信号为所述第二逻辑电平而导通。

2.如权利要求1所述的感测电路，其中，所述隔断单元包括第一PMOS晶体管，其中，所述第一PMOS晶体管的源极与所述感测节点耦接，所述第一PMOS晶体管的漏极与输入节点耦接，所述第一PMOS晶体管的栅极接收所述第一输出信号或与之对应的控制信号。

3.如权利要求1所述的感测电路，进一步包括反相器，与所述输出单元耦接以在所述反相器的输出端处输出与所述第一输出信号相反的第二输出信号。

4.如权利要求3所述的感测电路，其中，所述隔断单元包括第一NMOS晶体管，其中，所述第一NMOS晶体管的漏极与所述感测节点耦接，所述第一NMOS晶体管的源极与所述输入节点耦接，所述第一NMOS晶体管的栅极接收所述第二输出信号或与之对应的控制信号。

5.如权利要求4所述的感测电路，其中，所述隔断单元还包括第一PMOS晶体管，其中，所述第一PMOS晶体管的源极与所述感测节点耦接，所述第一PMOS晶体管的漏极与所述输入节点耦接，所述第一PMOS晶体管的栅极接收所述第一输出信号或与之对应的控制信号。

6.如权利要求5所述的感测电路，其中，所述第一PMOS晶体管与所述第一NMOS晶体管并联或串联。

7.如权利要求1-6的任一项所述的感测电路，还包括在所述感测节点和所述隔断单元之间设置的单向导通电路，其中，所述单向导通电路具有与感测节点耦接的输入端以及与所述隔断单元耦接的输出端。

8.如权利要求7所述的感测电路，其中，所述单向导通电路包括第二NMOS晶体管，所述第二NMOS晶体管的漏极和栅极短接并且与所述感测节点耦接，所述第二NMOS晶体管的源极与所述隔断单元耦接，或者

所述单向导通电路包括二极管，所述二极管的阳极与感测节点耦接，所述二极管的阴极与隔断单元耦接。

9.如权利要求7所述的感测电路，还包括第三晶体管，其中，所述第三晶体管与所述单向导通电路并联，并且根据施加至其栅极的单向导通信号而导通或截止。

10.如权利要求1-6的任一项所述的感测电路，还包括钳位电路，其设置在所述输入节点和所述隔断单元之间，配置为根据施加至其上的钳位信号而导通或截止。

11.如权利要求10所述的感测电路，其中，所述钳位电路包括第二晶体管。

12.如权利要求1-6的任一项所述的感测电路，还包括周期信号生成电路，其用于生成周期信号，并且耦接到所述感测节点。

13.如权利要求1-6的任一项所述的感测电路，其中，所述预充电电路包括第一晶体管，所述第一晶体管为NMOS晶体管，具有耦接到第一控制信号线的控制栅，与所述电源输入端耦接的漏极，与所述感测节点耦接的源极。