[发明专利]一种阵列基板、显示面板和显示装置

说明书

本发明公开了一种阵列基板、显示面板和显示装置，用以解决阵列基板中静电环单元被击穿的问题。本发明实施例提供了一种阵列基板，包括信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。

背景技术

在薄膜晶体管液晶显示面板(TFT-LCD)制造过程中，以及阵列基板在实际应用中，静电击穿一直是显示面板的重要难题，从产品上尽量减少静电击穿的可能是本领域技术人员需要重视的问题。

一般地，在阵列基板中设置有很多走线层，在阵列基板制作完成后，需要在外围加载测试信号来检测阵列基板是否存在显示不良，电流经阵列基板的外围区域引入显示区域，此过程中会在显示区域积累静电，因此，需要在阵列基板的显示区域外围设计静电环，进行静电释放。例如，显示区域引出的栅线和数据线，非显示区域的移位寄存器单元(GOA)的引出线，且任何走线中均会在外加测试信号时，积累静电。为了有效地将阵列基板中积累的静电进行释放，现有技术中，会在阵列基板的外围设计接地线，从而将静电对地放电。但是该方法依然会在阵列基板中存在一些静电，因此，阵列基板中依然会存在静电击穿的可能。一般地，参见图1，静电环中包括薄膜晶体管的结构，且薄膜晶体管的栅极02连接阵列基板中的信号线11，因此在制作薄膜晶体管图案上方的绝缘层03时，栅极积累的电荷使得栅极与源极04和漏极05之间形成的电势差导致静电击穿，使静电环失效。

综上所述，如何解决阵列基板中静电环被击穿的问题是本领域技术人员亟需解决的问题。

发明内容

本发明实施例提供了一种阵列基板、显示面板和显示装置，用以解决阵列基板中静电环单元被击穿的问题。

本发明实施例提供了一种阵列基板，包括信号线和用于释放所述信号线中静电的静电环单元，所述阵列基板还包括：

分别连接所述信号线和静电环单元的信号引出线，所述信号引出线具有断开区域；

位于所述信号引出线和所述静电环单元所在膜层之上的绝缘层；

位于所述绝缘层所在膜层之上且分别连接断开区域两侧的信号引出线的导电层。

在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述导电层至少包括位于断开区域的部分。

在一种可能的实施例中，本发明实施例提供的上述阵列基板中，在所述断开区域内填充所述绝缘层，且位于所述信号引出线之上的绝缘层中包括分别露出位于所述断开区域两侧的部分信号引出线的过孔，在所述过孔处以及所述过孔之间的绝缘层上形成分别连接断开区域两侧的信号引出线的导电层。

在一种可能的实施例中，本发明实施例提供的上述阵列基板中，在所述断开区域内填充所述绝缘层，且位于所述信号引出线之上的绝缘层以及位于所述断开区域之上的绝缘层中包括露出位于所述断开区域两侧的部分信号引出线的过孔，且所述过孔覆盖所述断开区域，在所述过孔处填充连接断开区域两侧的信号引出线的导电层。

在一种可能的实施例中，本发明实施例提供的上述阵列基板中，所述静电环单元包括：

第一薄膜晶体管和第二薄膜晶体管；

其中，所述第一薄膜晶体管的源极与第二薄膜晶体管的漏极电性相连，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的栅极电性相连，所述第一薄膜晶体管的栅极和源极分别与所述静电环单元左侧的信号引出线电性相连；

所述第二薄膜晶体管的源极与所述第二薄膜晶体管的栅极电性相连，所述第二薄膜晶体管的栅极与所述静电环单元右侧的信号引出线电性相连。