[发明专利]用于存储器模块的动态随机存取存储器(DRAM)部件

权利要求书

1.一种动态随机存取存储器(DRAM)部件，包括：

存储器单元集合；

命令和地址(CA)接口，被耦合到所述存储器单元集合；以及

引导逻辑，被耦合到所述存储器单元集合，其中所述引导逻辑包括：

第一数据接口；以及

第二数据接口，其中在第一模式中所述第一数据接口和所述第二数据接口被选择性地耦合到控制器部件，并且其中，在第二模式中，所述第一数据接口被选择性地耦合到所述控制器部件，并且所述第二数据接口被选择性地耦合到第二DRAM部件，所述第二DRAM部件位于电路板上的第二设备位点处，所述第二设备位点与所述电路板上、所述DRAM位于的第一设备位点不同。

2.根据权利要求1所述的DRAM部件，其中所述DRAM部件是在所述第一设备位点处的第一DRAM堆叠的一部分，并且所述第二DRAM部件是在所述第二设备位点处的第二DRAM堆叠的一部分。

3.根据权利要求2所述的DRAM部件，其中所述引导逻辑还包括被选择性地耦合到所述第一数据接口和所述第二数据接口的第三数据接口，其中所述第三数据接口将要耦合到所述第一DRAM堆叠中的硅通孔(TSV)链路集合用于向所述第一DRAM堆叠的辅DRAM部件的写入操作或来自所述第一DRAM堆叠的辅DRAM部件的读取操作。

4.根据权利要求3所述的DRAM部件，其中所述引导逻辑还包括：

第一接收器，被耦合到第一端口集合以耦合到被布置成第一半字节的第一数据线路集合；

第一传送器，被耦合到所述第一端口集合；

第二接收器，被耦合到第二端口集合以耦合到被布置成第二半字节的第二数据线路集合；

第二传送器，被耦合到所述第二端口集合；

第一多路复用器，具有被耦合到所述第一传送器的输出；

第二多路复用器，具有被耦合到所述第二传送器的输出；

第三多路复用器；

第四多路复用器，具有被耦合到所述第一多路复用器的输入和所述第二多路复用器的输入的输出；

第五多路复用器，具有被耦合到所述存储器单元集合的输出；以及

第六多路复用器，具有被耦合到所述TSV链路集合的输出，其中所述第一接收器被耦合到所述第二多路复用器的输入并且被耦合到所述第三多路复用器的输入，其中所述第二接收器被耦合到所述第一多路复用器的输入并且被耦合到所述第三多路复用器的输入，其中所述第三多路复用器的输出被耦合到所述第五多路复用器的输入并且被耦合到所述第六多路复用器的输入，其中所述TSV链路集合被耦合到所述第五多路复用器的输入并且被耦合到所述第四多路复用器的输入，并且其中所述存储器单元集合被耦合到所述第四多路复用器的输入并被耦合到所述第六多路复用器的输入。

5.如权利要求1所述的DRAM部件，其中所述DRAM部件是在所述第一设备位点处的第一DRAM堆叠中的主DRAM部件，并且所述第二DRAM部件是在所述第二设备位点处的第二DRAM堆叠中的另一主DRAM部件或在所述第二设备位点处的所述第二DRAM堆叠中的辅DRAM部件的中的至少一个。

6.根据权利要求1所述的DRAM部件，其中所述第一数据接口被布置成第一半字节，并且所述第二数据接口被布置成第二半字节，所述第一半字节和所述第二半字节各自包括相应的定时链路。

7.一种动态随机存取存储器(DRAM)部件，包括：

存储器单元集合；以及

命令和地址(CA)接口，被耦合到所述存储器单元集合；以及

引导逻辑，被耦合到所述存储器单元集合，其中所述引导逻辑包括：

第一数据接口；以及

第二数据接口，其中在第一模式中所述第一数据接口和所述第二数据接口被选择性地耦合到控制器部件，并且其中，在第二模式中，所述第一数据接口被选择性地耦合到所述控制器部件，并且所述第二数据接口被选择性地耦合到第二DRAM部件，其中所述DRAM部件是DRAM堆叠中的辅DRAM部件，并且所述第二DRAM部件是所述DRAM堆叠中的主DRAM部件或另一辅DRAM部件中的至少一个。