[发明专利]编码器、解码器以及具有低错误平层的编码方法

权利要求书

1.一种用于对数字数据进行编码的编码器，所述编码器包括：

-一个或多个分量编码器，每个分量编码器是适合对本地信息字进行编码以生成包括所述本地信息字和多个奇偶校验位在内的本地码字的系统块编码器；

-一个或多个互连，所述互连连接所述分量编码器中的不同分量编码器或者将分量编码器与它自己连接；

-一个或多个输入端，其用于将外部数字信息输入到所述分量编码器中的对应的一个或多个分量编码器；以及

-一个或多个输出端，其用于从所述分量编码器中的至少一个子集中输出编码后的数字数据，

其中所述编码器被配置成实施一系列的处理步骤，其中每个处理步骤包括以下步骤：

-在所述分量编码器的至少一个子集处将经由所述互连中的对应的一个互连接收的内部输入位和经由对应的输入端接收的外部输入位(如果存在的话)进行组合，以组成本地信息字；

-对所述本地信息字进行编码，以生成包括所述本地信息和多个奇偶检验位的本地码字；以及

-从所述分量编码器中的至少一些分量编码器中经由对应的输出端来输出精简本地码字，并且将相同的精简本地码字交给所述互连中的对应的一个互连，以用于经由所述互连将所述相同的精简本地码字转发到另一分量编码器或它自己，其中所述精简本地码字对应于所述奇偶校验位和所述外部输入位，而不对应于经由所述互连接收的所述内部输入位，

其中所述编码器被配置成在每个互连上并行地转发精简本地码的位，但具有延迟，所述延迟对于精简本地码字位的至少一个子集而言是彼此不同的，

其中所述分量编码器的数量是一，或者

其中所述分量编码器的数量是二或更多，其中至少一个分量编码器不具有用于输入外部数字信息的输入端。

2.根据权利要求1所述的编码器，其中每个分量编码器被连接为经由至少一个互连来接收精简码字。

3.根据权利要求1或2所述的编码器，其中每个分量编码器具有用于输出精简码字的对应的输出端。

4.根据前述权利要求中的一项所述的编码器，其中用于输入外部数字信息的输入端的数量是所述分量编码器的数量的一半或少于一半。

5.根据前述权利要求中的一项所述的编码器，其中单元编码器的数量是一、二或四。

6.根据前述权利要求中的一项所述的编码器，其中所述编码器内的至少两个不同互连上的位之间的最小延迟被选择成彼此不同。

7.根据前述权利要求中的一项所述的编码器，其中至少两个不同互连上的延迟的集合具有不同的恒定偏移。

8.根据权利要求6或7中的一项所述的编码器，其中最小延迟的差异和/或所述偏移的差异被选择为：与运行具有相同最小延迟和/或相同恒定偏移的相同编码器相比，增大得到的编码的最小自由距离。

9.根据权利要求6至8中的一项所述的编码器，其中在第一互连上转发的精简码字的宽度是m，并且位之间的最小延迟是S·t₀，而其中在第二互连上转发的精简码字的宽度是n，并且位之间的最小延迟是至少m·S·t₀，其中S是正整数并且t₀是单位时间，具体地，是时钟周期时间。

10.根据权利要求9所述的编码器，其中m<n。

11.根据权利要求9或10中的一项所述的编码器，其中所述第一互连上的延迟具有第一恒定偏移Δ₁·t₀，并且所述第二互连上的延迟具有第二恒定偏移Δ₂·t₀，其中Δ₁和Δ₂是经过选择的非负整数，使得2(Δ₁+Δ₂)不是S的倍数，优选地使得(Δ₂+Δ₁)不是S的倍数。

12.根据前述权利要求中的一项所述的编码器，其中每个处理步骤对应于编码器时钟的一个时钟周期。

13.根据前述权利要求中的一项所述的编码器，其中每个互连由具有多个通道的并行总线形成，其中所对应的延迟与每个通道相关联。