[发明专利]用于制造导电多衬底堆叠的方法在审
申请号: | 201580045190.1 | 申请日: | 2015-07-01 |
公开(公告)号: | CN106796932A | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | T.马蒂亚斯 | 申请(专利权)人: | EV集团E·索尔纳有限责任公司 |
主分类号: | H01L25/04 | 分类号: | H01L25/04;H01L31/043 |
代理公司: | 中国专利代理(香港)有限公司72001 | 代理人: | 卢江,刘春元 |
地址: | 奥地利圣*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 制造 导电 衬底 堆叠 方法 | ||
1.一种用于由一个波长敏感的半导体衬底(2)和至少一个另外的波长敏感的半导体衬底(2',2'')制造多衬底堆叠的方法,具有以下步骤:
-将至少分段地导电的介电层(3,3')施加到所述半导体衬底(2,2',2'')中的至少一个半导体衬底的至少一个衬底表面(2o,2o',2o'',2u,2u',2u'')上;以及
-将该半导体衬底(2)与所述另外的半导体衬底(2',2'')接触并且构造所述半导体衬底(2,2',2'')之间的导电连接。
2.根据权利要求1所述的方法,其中每个半导体衬底(2,2',2'')具有n型掺杂层和p型掺杂层,其中相邻的半导体衬底(2,2',2'')分别以n型掺杂层与相邻的半导体衬底(2,2',2'')的p型掺杂层邻接。
3.根据权利要求1或2之一所述的方法,其中所述介电层(3,3')通过溶胶-凝胶过程被构造为基质复合材料,尤其是被构造为被掺入导电颗粒、优选地纳米颗粒的陶瓷层、优选地氧化硅层。
4.根据权利要求1或2之一所述的方法,其中所述介电层(3,3')通过至少分段地施加纳米颗粒并且紧接着通过自然氧化物使所述介电层(3,3')氧化来产生。
5.根据前述权利要求之一所述的方法,其中所述半导体衬底(2,2',2'')被构造为太阳能电池。
6.根据前述权利要求之一所述的方法,其中所述半导体衬底(2,2',2'')被构造为在尤其是至少部分地、优选地主要地、更优选地完全地不同的波长范围内波长敏感的。
7.根据前述权利要求之一所述的方法,其中所述介电层(3,3')分别被施加到两个相对的衬底表面(2o,2o',2o'',2u,2u',2u'')上。
8.根据前述权利要求之一所述的方法,其中所述半导体衬底(2,2',2'')的尤其是纯机械的对准在接触之前或期间在没有光学装置的情况下和/或在没有所述半导体衬底(2,2',2'')上的光学对准标记的情况下进行。
9.根据前述权利要求之一所述的方法,其中在所述半导体衬底(2,2',2'')接触之后或期间在所述半导体衬底(2,2',2'')之间构造尤其是持久的接合、优选地直接接合或熔融接合。
10.根据前述权利要求之一所述的方法,其中所述半导体衬底(2,2',2'')具有用于导电地连接所述半导体衬底(2,2',2'')中的每个半导体衬底的分别彼此背离的衬底表面(2o,2o',2o'',2u,2u',2u'')的导电的贯通部(4)。
11.根据权利要求10所述的方法,其中所述介电层(3,3')仅仅分段地在所述贯通部(4)处被构造为具有导电的接触部位(5)。
12.根据权利要求11所述的方法,其中所述接触部位(5)被构造为具有直径D,所述直径与在接触期间的平均对准误差f至少一样大,优选地大于在接触期间的平均对准误差f。
13.一种多衬底堆叠,该多衬底堆叠由一个尤其是波长敏感的半导体衬底(2)和至少一个另外的尤其是波长敏感的半导体衬底(2’,2'')构成,该多衬底堆叠具有在所述半导体衬底(2,2',2'')中的至少一个半导体衬底的至少一个衬底表面(2o,2o',2o'',2u,2u',2u'')上的至少分段地导电的介电层(3,3')、以及所述半导体衬底(2,2',2'')之间的通过该半导体衬底(2)与所述另外的半导体衬底(2',2'')的接触所建立的导电连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于EV集团E·索尔纳有限责任公司,未经EV集团E·索尔纳有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580045190.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有分布式栅极的功率晶体管
- 下一篇:光电子半导体构件和闪光灯
- 同类专利
- 专利分类