[发明专利]一种基于PLB的FPGA芯片布线方法

说明书

一种基于PLB的FPGA芯片布线方法，该方法包括：分析FPGA芯片的多种布局方式，分别获取每种布局方式中多路复用器的配置规律(S201)；存储所述多种布局方式中的多路复用器的不同配置规律(S202)；在FPGA芯片进行布局后，根据FPGA芯片网表的布局结果，从所述多路复用器的不同配置规律中查找和调用所述布局结果对应的多路复用器配置规律，由此对多路复用器进行配置，形成可编程逻辑块PLB(S203)；然后在所述可编程逻辑块PLB层面进行布线(S204)。根据芯片多路复用器布局的结果，进行查找和调用该布局结果所对应存储的多路复用器的配置方式，减少布线器所需处理的基本单元数量和线网数量，进而缩短布线的时间，同时也降低布线算法所占用的内存，提高布线流程的效率。

技术领域

本发明涉及微电子领域中的集成电路设计技术领域，特别是一种基于PLB的FPGA芯片布线方法。

背景技术

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。

FPGA的设计流程包括：设计输入、调试、功能仿真、综合、布局布线、时序仿真、配置下载等步骤。其中布局是指从映射取出定义的逻辑和输入输出块，并把它们分配到FPGA内部的物理位置，往往需要在速度最优和面积最优之间做出选择。布线是根据布局的拓扑结构，利用自动布线软件，使用布线资源选择时序最短路径，试着完成所有的逻辑连接。

目前，在很多FPGA设计中都使用了多路复用器，多路复用器的多级级联可以形成输入交叉开关矩阵(ixbar)结构，可以实现对输入数据的选择输出的逻辑，也就是说在输入和输出之间具有唯一确定的路径。

在现有技术中，不同的用户设计，都需要对多路复用器进行不同的布线过程；每一次的布线，都需要对多路复用器的输入数据进行选择，然后输出用户想要的逻辑；且只能在以查找表LUT(Lookup table)和寄存器Reg(Register)组成的布线模型的网表中进行布线。每一次布线流程所需要的时间很长；并且布线算法在运行的过程中占有的内存较高。

随着FPGA芯片规模的扩大，要求布线所占用的时间缩短。目前工业界还没有对提高布线的速度和降低布线算法占有的内存提出好的解决办法。

发明内容

本发明的目的是针对现有技术的缺陷，提供了一种基于PLB的FPGA芯片布线方法，该方法通过事先分析获取多种布局方式的多路复用器的不同配置方式；在用户设计布局后，根据布局的结果，查找调用布局结果所对应存储的多路复用器的配置方式，形成可编程逻辑块PLB，然后进行可编程逻辑块PLB层面的布线。该方法能够缩短布线的时间并且降低布线算法所占用的内存。

本发明提供一种基于PLB的FPGA芯片布线方法，该方法包括：分析FPGA芯片的多种布局方式，分别获取每种布局方式中多路复用器的配置规律；存储所述多种布局方式中的多路复用器的不同配置规律；在FPGA芯片进行布局后，根据FPGA芯片网表的布局结果，从所述多路复用器的不同配置规律中查找和调用所述布局结果对应的多路复用器配置规律，由此对多路复用器进行配置，形成可编程逻辑块PLB；然后在所述可编程逻辑块PLB层面进行布线。

优选地，所述在FPGA芯片进行布局后，根据FPGA芯片网表的布局结果，从所述多路复用器的不同配置规律中查找和调用所述布局结果对应的多路复用器配置规律，由此对多路复用器进行配置，形成可编程逻辑块PLB步骤包括：多个可编程逻辑块PLB同时形成，且每一个可编程逻辑块PLB是各自独立的形成。

优选地，建立以可编程逻辑块PLB为基本单位的时序模型，所述时序模型是使用可编程逻辑块PLB模式来区分不同多路复用器mux配置方式的时序行为，并使用支持多模式的静态时序分析器来进行时序分析；使用所述时序模型进行时序分析后，布线器根据时序分析的结果进行优化。